特許
J-GLOBAL ID：200903033214327644
半導体チップの検査方法及びそれに用いるプローブカード
発明者：
出願人/特許権者：
代理人 (2件)：
河野 登夫
, 河野 英仁
公報種別：公開公報
出願番号（国際出願番号）：特願2003-155828
公開番号（公開出願番号）：特開2004-356597
出願日： 2003年05月30日
公開日（公表日）： 2004年12月16日
要約：
【課題】プローブカードのプローブが半導体チップの電極に接触しない領域が生じるのを防ぎ、検査コストを削減する半導体チップの検査方法及びそれに用いるプローブカードを提供する。【解決手段】プローブカードを用いた半導体チップの検査方法において、半導体チップの配置と対応する複数の方形領域からなるプローブ群配置領域が設けられ、方形領域は半導体チップm個分の区画を有し、複数のプローブ群がm個分の区画のうちn個分に配置され、かつ配置する区画の相対位置が相等しいプローブカードを用い、プローブカードを平行移動させて、半導体チップの電極とプローブ群におけるプローブとを接触させることにより、複数の半導体チップを同時的に検査する。【選択図】 図3
請求項（抜粋）：
半導体ウエハ上の半導体チップを検査する複数のプローブを被検査対象である1つの半導体チップの電極配置に対応させて配置したプローブ群を基板に複数配置したプローブカードを用い、同時的に複数の半導体チップを検査する検査方法において、
前記基板のプローブ配置面に、被検査対象である複数の前記半導体チップの配置と対応するプローブ群配置領域が設けられ、
前記プローブ群配置領域は、複数の方形領域からなり、
前記方形領域は、被検査対象である前記半導体チップm(mは2以上の自然数)個分の区画を有し、
複数の前記プローブ群が、複数の前記方形領域におけるm個分の区画のうちいずれかn(nは自然数、n<m)個分の区画に配置してあり、かつ前記方形領域での前記プローブ群が配置される区画の相対位置が、所定の方形領域での前記プローブ群が配置される区画の相対位置に対応する前記プローブカードを用い、
前記プローブカードを前記半導体ウエハに対向させ、複数の前記半導体チップの電極と複数の前記プローブ群とを各接触させることにより、複数の前記半導体チップを同時的に検査し、
前記プローブカードを、前記半導体チップn個分に相当する距離だけ平行移動させ、複数の前記半導体チップの電極と複数の前記プローブ群とを各接触させて、複数の前記半導体チップを同時的に検査することを特徴とする半導体チップの検査方法。
IPC (2件)：
FI (2件)：
Fターム (11件)：
2G011AA02
, 2G011AA17
, 2G011AC14
, 2G011AD01
, 2G011AE03
, 2G011AF07
, 4M106AA01
, 4M106BA01
, 4M106CA01
, 4M106DD10
, 4M106DD16
