特許

J-GLOBAL ID：200903033219340169

CRT表示/LCD表示変換回路

発明者： 後 藤 豊
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： 福山 正博
公報種別：公開公報
出願番号（国際出願番号）：特願平8-266742
公開番号（公開出願番号）：特開平10-091133
出願日： 1996年09月17日
公開日（公表日）： 1998年04月10日
要約：

【要約】【課題】非同期のCRTとLCDとに同時に表示し、フレームバッファ用メモリに対するアクセスに占める表示のためのアクセスの割合を低減し、表示アクセスの無駄を少なくすることにより描画性能を向上させる。【解決手段】CRT表示用データに対する書き込み(描画)要求が発生したことと、描画位置とを検出し、その描画位置に対応する描画発生フラグをセットして、書き換え要求信号を、表示されるデータが格納されているメモリを制御するメモリ制御回路に出力し、描画が終われば、前記描画フラグをクリアして、表示のためのアクセス割合を低減して、相対的に描画のためのアクセスの割合を増加させる描画位置検出・保持回路8を備える。

請求項（抜粋）：

CRT表示用データに対する書き込み(描画)要求が発生したことと、描画位置とを検出し、その描画位置に対応する描画発生フラグをセットして、書き換え要求信号を、表示されるデータが格納されているメモリを制御するメモリ制御回路に出力し、描画が終われば、前記描画フラグをクリアして、表示のためのアクセス割合を低減して、相対的に描画のためのアクセスの割合を増加させる描画位置検出・保持回路を備えて成ることを特徴とするCRT表示/LCD表示変換回路。

IPC (5件)：

G09G 5/00 510 ,  G09G 5/00 520 ,  G09G 5/00 555 ,  G09G 3/36 ,  G09G 5/18

FI (5件)：

G09G 5/00 510 V ,  G09G 5/00 520 V ,  G09G 5/00 555 P ,  G09G 3/36 ,  G09G 5/18