特許
J-GLOBAL ID：200903033243594279
半導体集積回路装置の製法
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平4-000667
公開番号（公開出願番号）：特開平5-182927
出願日： 1992年01月07日
公開日（公表日）： 1993年07月23日
要約：
【要約】【目的】 接続孔形成の際、接続孔部の膜減りがなく、完全に埋め込み平坦化でき、信頼性に優れた半導体をうる。【構成】 半導体集積回路の製法において、トランジスタなどの素子、熱酸化膜および絶縁膜を有する基板上の前記絶縁膜上にバッファ層である第2の膜をあらかじめ形成したのち、接続孔を第2の膜および絶縁膜の一部に形成する工程と、接続孔に埋め込み処理するために形成された金属膜をエッチング処理したのち、第2の膜を除去する工程とを有することを特徴とする。
請求項（抜粋）：
基板上に素子が形成されてなる半導体集積回路装置の製造工程として、基板上に素子を形成する工程と、前記基板上にSiO2よりなる絶縁膜を形成する工程と、前記絶縁膜の一部にこの絶縁膜上に形成される第一層金属配線層と基板または基板上に形成された素子とを電気的に接続するための接続孔を選択的に形成する工程と、前記絶縁膜上に前記接続孔の内部に埋め込むための金属膜を形成したのち異方性エッチング処理を行なって絶縁膜上の金属膜を全て除去し、接続孔の内部のみに選択的に金属膜を残すことによって接続孔を埋め込み平坦化する工程と、前記絶縁膜および前記接続孔内部の金属膜の上に第1層金属配線層を形成する工程とを有する半導体集積回路装置の製法であって、前記絶縁膜上にエッチング処理時のバッファ層として作用する第2の膜をあらかじめ形成したのち前記接続孔を第2の膜および絶縁膜の一部に形成する工程と、前記金属膜のエッチング処理が完了したのち、第2の膜を除去する工程とを有することを特徴とする半導体集積回路装置の製法。
IPC (3件)：
H01L 21/28 301
, H01L 21/28
, H01L 21/90
