特許
J-GLOBAL ID：200903033256268036
リセット制御装置
発明者：
出願人/特許権者：
代理人 (8件)：
鈴江 武彦
, 河野 哲
, 中村 誠
, 蔵田 昌俊
, 峰 隆司
, 福原 淑弘
, 村松 貞男
, 橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2007-221462
公開番号（公開出願番号）：特開2009-054031
出願日： 2007年08月28日
公開日（公表日）： 2009年03月12日
要約：
【課題】回路全体のリセット動作時の消費電力を低減する。【解決手段】リセット制御装置は、複数の回路部を有し、この回路部に対してリセットを順に行うリセット制御装置であって、回路部の中から選択された対象回路部のリセットを指示するシーケンサ20と、このシーケンサの指示に従い対象回路部のリセット信号を選択し、このリセット信号を対象回路部に供給するセレクタ22と、対象回路部の番号をカウントする回路選択カウンタ23と、回路部毎に規定されたリセットサイクル数を格納するリセットサイクルテーブル24と、対象回路部のリセット制御中のクロック数をカウントし、このクロック数が対象回路部のリセットサイクル数に達したことをシーケンサに通知するリセットサイクルカウンタ25とを具備する。【選択図】 図1
請求項（抜粋）：
複数の回路部を有し、前記回路部に対してリセットを順に行うリセット制御装置であって、
前記回路部の中から選択された対象回路部のリセットを指示するシーケンサと、
前記シーケンサの指示に従い前記対象回路部のリセット信号を選択し、前記リセット信号を前記対象回路部に供給するセレクタと、
前記対象回路部の番号をカウントする回路選択カウンタと、
前記回路部毎に規定されたリセットサイクル数を格納するリセットサイクルテーブルと、
前記対象回路部のリセット制御中のクロック数をカウントし、前記クロック数が前記対象回路部の前記リセットサイクル数に達したことを前記シーケンサに通知するリセットサイクルカウンタと
を具備することを特徴とするリセット制御装置。
IPC (2件)：
FI (2件)：
G06F1/00 350B
, G06F1/00 332Z
5B011LL06
, 5B011LL11
, 5B054DD01
