特許

J-GLOBAL ID：200903033308997791

昇圧回路

発明者： 光地 哲伸 ,  小泉 徹
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平10-115609
公開番号（公開出願番号）：特開平11-306784
出願日： 1998年04月24日
公開日（公表日）： 1999年11月05日
要約：

【要約】【課題】 前記昇圧回路で、所望の電圧に達するまで時間がかかり、また書き込み終了後に接地電位に立ち下げるため、やはり接地電位に電圧を立ち下げる時間が大幅にかかるといった問題点を解決することを課題とする。【解決手段】 昇圧回路において、外部電源電圧を昇圧する昇圧回路ブロックと、前記昇圧回路ブロックにより発生した電圧をパルスに変換するパルス変換回路とを有し、該パルス変換回路は、抵抗体とトランジスタからなり、前記抵抗体は前記昇圧回路ブロックの出力と前記トランジスタのドレインの間に接続され、前記トランジスタのソースは接地電位に接続され、前記トランジスタのゲートが前記パルス変換回路の入力端子になり、前記抵抗体に接続したドレインが出力端子となるように構成されたことを特徴とする。

請求項（抜粋）：

外部電源電圧を昇圧する昇圧回路ブロックと、前記昇圧回路ブロックにより発生した電圧をパルスに変換するパルス変換回路とを有し、該パルス変換回路は、抵抗体とトランジスタからなり、前記抵抗体は前記昇圧回路ブロックの出力と前記トランジスタのドレインの間に接続され、前記トランジスタのソースは接地電位に接続され、前記トランジスタのゲートが前記パルス変換回路の入力端子になり、前記抵抗体に接続したドレインが出力端子となるように構成されたことを特徴とする昇圧回路。

IPC (3件)：

G11C 16/06 ,  G09G 3/36 ,  H01L 27/146

FI (3件)：

G11C 17/00 632 A ,  G09G 3/36 ,  H01L 27/14 A