特許

J-GLOBAL ID：200903033337337610

半導体装置の製造方法

発明者： 三本杉 安弘
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-170428
公開番号（公開出願番号）：特開平9-008022
出願日： 1995年06月14日
公開日（公表日）： 1997年01月10日
要約：

【要約】【目的】 半導体装置の製造方法に関し、比較的低温、かつ、低コストで、窒素分布が均一なシリコン窒化酸化膜を形成し、このシリコン窒化酸化膜の素子分離領域の開口に形成するLOCOS酸化膜のバーズビークの発生を抑制できる手段を提供する。【構成】 シリコン基板1をアンモニア雰囲気中で600〜900°Cの範囲で熱窒化することによってシリコン基板の上にシリコン窒化膜を形成し、このシリコン窒化膜を酸素含有雰囲気中で800〜1000°Cの範囲で熱酸化することによって窒素濃度が10〜30%のシリコン窒化酸化膜2を形成し、その上にCVDによってシリコン窒化膜3を形成し、このシリコン窒化膜3と上にシリコン窒化酸化膜2の素子分離領域に開口を形成し、この開口内に露出しているシリコン基板を950〜1050°Cの範囲で熱酸化することによって250nm以下の膜厚のLOCOS酸化膜5を形成する。

請求項（抜粋）：

シリコン基板の上に窒素濃度が10〜30%のシリコン窒化酸化膜を形成する工程と、該シリコン窒化酸化膜の上にシリコン窒化膜を形成する工程と、該シリコン窒化膜とシリコン窒化酸化膜に開口を形成する工程と、該開口内に露出しているシリコン基板を選択的に熱酸化することによってLOCOS酸化膜を形成する工程を含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/316 ,  H01L 21/318 ,  H01L 21/76

FI (3件)：

H01L 21/94 A ,  H01L 21/318 C ,  H01L 21/76 M