特許

J-GLOBAL ID：200903033337817760

半導体装置の製造方法

発明者： 中井 聡
出願人/特許権者： 富士通株式会社
代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2002-153268
公開番号（公開出願番号）：特開2003-347422
出願日： 2002年05月28日
公開日（公表日）： 2003年12月05日
要約：

【要約】【課題】 pMOSのポケットを良好な不純物プロファイルで形成する。【解決手段】 半導体基板にゲート絶縁膜およびゲート電極を形成した後(ステップS1)、ヒ素などのn型不純物をイオン注入してpMOS形成予定領域にポケットを形成する(ステップS2)。次いで、RTA処理を行い(ステップS3)、p型不純物をイオン注入してpMOS形成予定領域にソースドレインエクステンションを形成する(ステップS4)。その後は、サイドウォールスペーサを形成し(ステップS5)、これをマスクにp型不純物をイオン注入してソース/ドレインを形成し(ステップS6)、活性化アニールを行う(ステップS7)。これにより、ソースドレインエクステンションとの境界付近におけるn型不純物濃度が高い良好な不純物プロファイルでポケットを形成することができる。

請求項（抜粋）：

半導体基板と同導電型の不純物を導入して形成された不純物領域であるポケットを有するpチャネル型MOSトランジスタを備えた半導体装置の製造方法において、ゲート電極が形成された半導体基板にn型不純物を導入してpチャネル型MOSトランジスタ形成予定領域にpチャネル型MOSトランジスタのポケットを形成する工程と、前記pチャネル型MOSトランジスタのポケットが形成された前記半導体基板をラピッド・サーマル・アニール処理する工程と、前記半導体基板にp型不純物を導入して前記pチャネル型MOSトランジスタ形成予定領域にpチャネル型MOSトランジスタのソースドレインエクステンションを形成する工程と、を有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/8238 ,  H01L 21/265 602 ,  H01L 27/092 ,  H01L 29/78

FI (3件)：

H01L 21/265 602 B ,  H01L 27/08 321 E ,  H01L 29/78 301 S

Fターム (42件)：

5F048AC03 ,  5F048BA01 ,  5F048BC06 ,  5F048BD04 ,  5F048BE03 ,  5F048BF06 ,  5F048BF16 ,  5F048BG01 ,  5F048BG13 ,  5F048DA25 ,  5F048DA27 ,  5F140AA00 ,  5F140AA21 ,  5F140AB03 ,  5F140AC01 ,  5F140BE07 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BG09 ,  5F140BG12 ,  5F140BG14 ,  5F140BG34 ,  5F140BG38 ,  5F140BG52 ,  5F140BG53 ,  5F140BG56 ,  5F140BH14 ,  5F140BH21 ,  5F140BH36 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK02 ,  5F140BK10 ,  5F140BK13 ,  5F140BK20 ,  5F140BK21 ,  5F140BK34 ,  5F140CB04 ,  5F140CB08 ,  5F140CF04 ,  5F140CF07