特許

J-GLOBAL ID：200903033354974950

半導体装置の製造方法

発明者： 飯塚 勝彦
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-046237
公開番号（公開出願番号）：特開平7-263406
出願日： 1994年03月17日
公開日（公表日）： 1995年10月13日
要約：

【要約】【目的】 シリコン基板またはゲート電極材料のエッチングに関し, 自然酸化膜を除去し, 残渣の発生を抑制し,下地及びマスクとの選択比を高くとる。【構成】 1)塩素を含む第1のガスを用いてシリコン基板または電極材料をドライエッチングする工程を有し,該工程の実施前に塩素を含む第2のガスを用いて塩素流量を該工程のそれより減らして該シリコン基板または該電極材料をドライエッチングする,2)前記第1のガスが,塩素ガスまたは塩素と酸素の混合ガスである,3)前記第2のガスが,塩素ガスまたは塩素と窒素の混合ガスまたは塩素と希ガスの混合ガスである,4)前記電極材料が,ポリシリコンまたは金属シリサイドである。

請求項（抜粋）：

塩素を含む第1のガスを用いてシリコン基板または電極材料をドライエッチングする工程を有し,該工程の実施前に塩素を含む第2のガスを用いて塩素流量を該工程のそれより減らして該シリコン基板または該電極材料をドライエッチングすることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/3065 ,  H01L 21/205 ,  H01L 21/316

FI (2件)：

H01L 21/302 F ,  H01L 21/302 N