特許

J-GLOBAL ID：200903033391809926

静電誘導トランジスタ及びその製造方法

発明者： 西澤 潤一 ,  本谷 薫 ,  伊藤 彰
出願人/特許権者： 財団法人半導体研究振興会
代理人 (1件)： 中村 和年
公報種別：公開公報
出願番号（国際出願番号）：特願平7-145179
公開番号（公開出願番号）：特開平8-316494
出願日： 1995年05月22日
公開日（公表日）： 1996年11月29日
要約：

【要約】【目的】 高耐圧化を図ると共に大電流の可能なリセスゲート型(サイドゲート型も含む)SITとその製造方法を提供することである。【構成】 リセスゲート型SITは、互いに平行となるように配置されたp+ゲート領域17及びn+ソース領域19と、p+ゲート領域17の周囲に配置された帯状のp+ガードリング領域13と、各p+ゲート領域17上に設けられたゲート電極配線部20と、各n+ソース領域19上に設けられたソース電極配線部21とからなり、それらゲート電極配線部20及びソース電極配線部21に各々接続されたゲート及びソース電極用パッド23,24をp+ドリング領域上にのみ配置する。

請求項（抜粋）：

一導電型のドレイン領域と、前記ドレイン領域上に設けられた一導電型のチャンネル領域と、前記チャンネル領域に設けられた一導電型の複数のソース領域と、前記チャンネル領域に設けられた複数の溝部と、前記各溝部の底部もしくは底部の一部から前記チャンネル領域に設けられた反対導電型の複数のゲート領域と、前記各ゲート領域に接続すると共に前記複数のゲート領域の周囲に配置されかつ前記チャンネル領域に設けられた反対導電型のガードリング領域と、前記複数のソース領域上の各々に設けられたソース電極と、前記複数のゲート領域上の各々に設けられたゲート電極とからなり、前記ソース電極に接続されたソース用ボンディング部と前記ゲート電極に接続されたゲート用ボンディング部とはそれぞれ前記ガードリング領域上に絶縁膜を介して設けられることを特徴とする静電誘導トランジスタ。

IPC (3件)：

H01L 29/80 ,  H01L 29/74 ,  H01L 21/332

FI (4件)：

H01L 29/80 S ,  H01L 29/74 M ,  H01L 29/74 J ,  H01L 29/74 301