特許

J-GLOBAL ID：200903033396322600

半導体装置及びその製造方法

発明者： 堤 聡明
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 大岩 増雄
公報種別：公開公報
出願番号（国際出願番号）：特願平8-231185
公開番号（公開出願番号）：特開平10-074837
出願日： 1996年08月30日
公開日（公表日）： 1998年03月17日
要約：

【要約】【課題】 配線間の容量が少なく、高速動作が可能な半導体装置を得る。【解決手段】 半導体基板本体とその上に形成された半導体素子とを有する半導体基板1と、その半導体基板1上に形成された層間絶縁膜2を備え、上記層間絶縁膜2上に形成された下層配線6と、この下層配線6上に積層された第1の絶縁膜4と、上記下層配線6及び第1の絶縁膜4の側面に隣接して上記層間絶縁膜2上に形成された、第1の絶縁膜4より誘電率が低い第2の絶縁膜7を備え、又、第1及び第2の絶縁膜4、7上に形成された、第2の絶縁膜7より高い誘電率を有する第3の絶縁膜8を備え、さらに、上記下層配線6表面に開口するように上記第1及び第3の絶縁膜4、8に形成された接続孔10と、上記接続孔10を介して上記下層配線6に電気的に接続される上層配線11とを備える。

請求項（抜粋）：

半導体基板上に形成された配線と、この配線上に積層された第1の絶縁膜と、上記配線及び第1の絶縁膜の側面に隣接して上記半導体基板上に形成された、第1の絶縁膜より誘電率が低い第2の絶縁膜と、上記配線表面に開口するように上記第1の絶縁膜に形成された接続孔と、上記接続孔を介して上記配線に電気的に接続される電気的素子とを備えた半導体装置。

IPC (2件)：

H01L 21/768 ,  H01L 21/3065

FI (4件)：

H01L 21/90 J ,  H01L 21/302 L ,  H01L 21/90 V ,  H01L 21/90 A