半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-000109
公開番号（公開出願番号）：特開平10-199241
出願日： 1997年01月06日
公開日（公表日）： 1998年07月31日
要約：

【要約】【課題】ワード線非昇圧/ワード線負電圧方式のDRAMのアクセストランジスタおよびワード線ドライバ部トランジスタのゲート絶縁膜の信頼性を保証する。【解決手段】電源電圧よりも低いアレイ電圧を用いてプリチャージ用中間電圧を発生し、またアレイ電圧をセンスアンプ駆動信号としてセンスアンプ(SA)へ伝達する。ハイレベルデータが読出されるビット線(BL,/BL)のハイレベル電位は、この電源電圧よりも低いアレイ電圧レベルであり、非選択ワード線に負電圧(-VS)が印加された後非選択ワード線とハイレベルデータが読出されたビット線の電位差は、電源電圧レベルであり、アクセストランジスタのゲート絶縁膜に過大な電圧が印加されるのを防止することができる。またワードドライバトランジスタ(4ac,4bc)のゲートのハイレベルデータは、アレイ電圧レベルとし、電源電圧よりも高い電圧がそのゲート絶縁膜に印加されるのを防止する。

請求項（抜粋）：

各々が、2値データを記憶するためのキャパシタと、しきい値電圧を有し、選択時前記キャパシタに格納されたデータを読出すためのアクセストランジスタを含みかつ行列状に配列される複数のメモリセル、各前記行に対応して配置され、各々に対応の行のメモリセルのアクセストランジスタの制御電極ノードが接続する複数のワード線、各前記列に対応して配置され、各々に対応の列のメモリセルのアクセストランジスタの一方導通ノードが接続する複数のコラム線、与えられたアドレス信号に従って、アドレス指定された行に対応する選択ワード線を選択電圧レベルへ駆動しかつ残りの非選択ワード線を前記選択電圧と極性の異なる非選択電圧レベルに維持する行選択手段、各前記列に対応して設けられ、活性化時対応のコラム線に読出されたメモリセルデータに従って対応のコラム線をメモリセルデータに対する電位レベルに設定する電位設定手段を備え、前記電位設定手段は、該対応のコラム線に、前記2値のうちのハイレベルのデータが読出されたとき、該対応のコラム線の電位を前記選択電圧よりも前記メモリセルのアクセストランジスタのしきい値電圧の絶対値分実質的に低いレベルに設定する手段を含む、半導体記憶装置。

IPC (3件)：

G11C 11/407 , G11C 11/409 , G11C 11/412

FI (4件)：

G11C 11/34 354 D , G11C 11/34 353 F , G11C 11/34 354 F , G11C 11/40 301

前のページに戻る