特許

J-GLOBAL ID：200903033407005105

MIS型半導体装置の製造方法

発明者： 戸野谷 純一
出願人/特許権者： 株式会社東芝
代理人 (7件)： 鈴江 武彦 ,  村松 貞男 ,  坪井 淳 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：公開公報
出願番号（国際出願番号）：特願2002-168474
公開番号（公開出願番号）：特開2004-014918
出願日： 2002年06月10日
公開日（公表日）： 2004年01月15日
要約：

【課題】高誘電体ゲート絶縁膜とその下地のシリコン層との間のエッチング選択比を大きく取ることを可能にしたMIS型半導体装置の製造方法を提供する。【解決手段】シリコン層に酸化物系高誘電体材料からなるゲート絶縁膜を形成し、この上にゲート電極材料膜を形成し、所定のエッチングマスクを用いて露出するゲート電極材料膜を選択的にエッチング除去することによりゲート電極を形成する工程と、プラズマエッチング装置内にエッチングマスクを有するシリコン層を設置し、エッチングマスクから露出するゲート絶縁膜をフッ化炭素系ガス雰囲気に曝す操作と希ガスイオンの照射プラズマ雰囲気に曝す操作とを交互に繰り返してエッチングマスクから露出するゲート絶縁膜部分を除去してシリコン層表面を選択的に露出する工程と、シリコン層に導電性を与える不純物を注入することによりソース、ドレイン領域を形成する工程とを含むことを特徴とする【選択図】 図1

請求項（抜粋）：

シリコン層に酸化物系高誘電体材料からなるゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜上にゲート電極材料膜を形成し、このゲート電極材料膜上に所定のエッチングマスクを形成した後、このエッチングマスクから露出する前記ゲート電極材料膜を選択的にエッチング除去することによりゲート電極を形成する工程と、 プラズマエッチング装置内に前記エッチングマスクを有するシリコン層を設置し、前記エッチングマスクから露出する前記ゲート絶縁膜をフッ化炭素系ガス雰囲気に曝す操作と希ガスイオンの照射プラズマ雰囲気に曝す操作とを交互に繰り返して前記エッチングマスクから露出する前記ゲート絶縁膜部分を除去して前記シリコン層表面を選択的に露出する工程と 前記シリコン層に導電性を与える不純物をその露出表面を通して注入することにより互いに電気的に分離されたソース、ドレイン領域を形成する工程と を含むことを特徴とするMIS型半導体装置の製造方法。

IPC (4件)：

H01L29/78 ,  H01L21/3065 ,  H01L21/336 ,  H01L29/786

FI (5件)：

H01L29/78 301G ,  H01L29/78 301F ,  H01L29/78 627C ,  H01L29/78 617T ,  H01L21/302 301Z

Fターム (48件)：

5F004AA05 ,  5F004BA04 ,  5F004BB18 ,  5F004BB25 ,  5F004CA01 ,  5F004DA01 ,  5F004DA23 ,  5F004DB13 ,  5F004EA28 ,  5F004EB01 ,  5F110AA30 ,  5F110CC02 ,  5F110DD02 ,  5F110EE04 ,  5F110EE44 ,  5F110FF01 ,  5F110FF27 ,  5F110GG02 ,  5F110GG13 ,  5F110GG28 ,  5F110HL06 ,  5F110HL22 ,  5F110NN02 ,  5F110NN23 ,  5F110QQ04 ,  5F110QQ11 ,  5F140AA26 ,  5F140BA01 ,  5F140BA13 ,  5F140BD11 ,  5F140BD13 ,  5F140BE09 ,  5F140BE16 ,  5F140BF04 ,  5F140BF07 ,  5F140BG08 ,  5F140BG14 ,  5F140BG28 ,  5F140BG38 ,  5F140BG51 ,  5F140BG53 ,  5F140BH15 ,  5F140BJ23 ,  5F140BK02 ,  5F140BK13 ,  5F140BK25 ,  5F140CA03 ,  5F140CC03