特許
J-GLOBAL ID:200903033436535016
液晶パネルの駆動回路及び画像表示装置
発明者:
出願人/特許権者:
代理人 (1件):
岡本 宜喜
公報種別:公開公報
出願番号(国際出願番号):特願2000-077957
公開番号(公開出願番号):特開2001-265291
出願日: 2000年03月21日
公開日(公表日): 2001年09月28日
要約:
【要約】【課題】 画像データ信号群及び制御信号群において、配線容量や配線抵抗成分の影響により配線遅延が発生する。このような信号遅延によるタイミングの不備を改善すること。【解決手段】 コントローラ1、ソースドライバ回路2a〜2bを含む駆動回路において、シフトレジスタ回路とDAコンバータ回路とに加えて、遅延調整バッファ回路3a,3bをソースドライバ回路2a,2b内に設ける。遅延調整バッファ回路3aはコントローラ1からバス6a,6bを介して画像データ信号群、制御信号群が夫々入力されると、バッフリファングと遅延調整を行い、DAコンバータ回路9aに入力される画像データと同期信号とのタイミングが各段のソースドライバ回路で一定になるよう調整する。
請求項(抜粋):
液晶パネルの各画素に同期信号と同期して画像信号を分配する液晶パネルの駆動回路であって、少なくとも1ライン単位の画像信号を含む画像信号群、及び同期信号を含む制御信号群を生成するコントローラと、前記液晶パネルの駆動電圧を出力する液晶駆動電源回路と、前記制御信号群と前記画像信号群とにより画像信号を生成し、前記液晶パネルの信号電極線を介して各画素の液晶セルに画像信号を供給し、カスケード接続された複数段のソースドライバ回路と、前記液晶駆動電源回路の駆動電源と前記制御信号群と用いて走査信号を生成し、前記液晶パネルの走査電極線に供給する複数のゲートドライバ回路と、前記制御信号群及び前記画像信号群の遅延調整を各段の前記ソースドライバ回路毎に行う複数の遅延調整回路と、を具備することを特徴とする液晶パネルの駆動回路。
IPC (6件):
G09G 3/36
, G02F 1/133 550
, G02F 1/1345
, G09G 3/20 611
, G09G 3/20 623
, G09G 3/20
FI (6件):
G09G 3/36
, G02F 1/133 550
, G02F 1/1345
, G09G 3/20 611 J
, G09G 3/20 623 D
, G09G 3/20 623 V
Fターム (29件):
2H092GA59
, 2H092NA05
, 2H092PA06
, 2H093NA16
, 2H093NC16
, 2H093NC22
, 2H093NC24
, 2H093NC34
, 2H093ND34
, 2H093ND36
, 5C006AA11
, 5C006AA22
, 5C006AC11
, 5C006AC24
, 5C006AF42
, 5C006AF52
, 5C006AF71
, 5C006BB16
, 5C006BC11
, 5C006BF07
, 5C006FA16
, 5C080AA10
, 5C080BB06
, 5C080CC03
, 5C080DD05
, 5C080EE29
, 5C080FF11
, 5C080JJ02
, 5C080JJ04
前のページに戻る