特許

J-GLOBAL ID：200903033439728850

ウオツチ・ドツグ・タイマによるリセツト処理回路

発明者： 枝 利行 ,  中村 和正 ,  佐藤 松雄
出願人/特許権者： 国際電気株式会社
代理人 (1件)： 大塚 学 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-296562
公開番号（公開出願番号）：特開平5-108213
出願日： 1991年10月17日
公開日（公表日）： 1993年04月30日
要約：

【要約】【目的】 コンピュータのソフトウエアの動作を監視し、異常動作発生時にウォッチ・ドッグ・タイマからのリセット信号によってCPUがリセットされても異常発生原因を調べるための異常発生時のデータが残るようにする。【構成】 ウォッチ・ドッグ・タイマ回路1からのCPUリセット信号をCPU3のノン・マスカブル・インタラプト入力端子に与えるとともに、CPU3のリセット端子に与えるリセット信号を遅延回路2によって所定の時間遅らせ、異常発生時のレジスタ等のデータをCPU3がリセットされても消去されない領域に移す処理をノン・マスカブル・インタラプト処理の中で行わせるように構成した。

請求項（抜粋）：

コンピュータのソフトウエアの異常動作の原因を調べるためのデータを検出するために、コンピュータのソフトウエアの動作監視を行いソフトウエアの異常動作時に中央処理装置からローカルバスを介して与えられるリセット信号が停止したとき、CPUリセット信号を出力し前記中央処理装置のノン・マスカブル・インタラプト入力端子に与えるウォッチ・ドッグ・タイマ回路と、該ウォッチ・ドッグ・タイマ回路からの前記CPUリセット信号を、前記中央処理装置のノン・マスカブル・インタラプト処理の中でレジスタ等のデータを該中央処理装置がリセットされても消去されない領域に吸い上げるに要する時間より長い時間遅延させて該中央処理装置のリセット端子に入力する遅延回路と、を備えたウォッチ・ドッグ・タイマによるリセット処理回路。

IPC (2件)：

G06F 1/24 ,  G06F 11/34

引用特許：

審査官引用 (3件)

• 特開平1-255910
  
• 特開昭59-201123
  
• 特開昭61-029239