特許
J-GLOBAL ID：200903033441853336
半導体装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
荒船 博司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-035703
公開番号（公開出願番号）：特開2002-246609
出願日： 2001年02月13日
公開日（公表日）： 2002年08月30日
要約：
【要約】【課題】ガードリング構造を備えた半導体装置において、空乏層の到達度の設定によってアバランシェ耐量が最大限引き出された高耐圧の半導体装置を提供する【解決手段】P型ガードリング4とN-層13aとからなるPN接合にアバランシェ降伏電圧が印加された時に、前記PN接合の接合面からN-層13a側に伸びた空乏層15が、オートドーピング層13bに到達している。また、図1に示す例の場合、空乏層15は、オートドーピング層13b内に侵入しているが、アバランシェ降伏電圧下において空乏層15はN+型シリコン基板2には到達せず、空乏層15とN+型シリコン基板2との間にエピタキシャル層13の一部が介在する。すなわち、空乏層15とN+型シリコン基板2とは接触せず、分離しているようにした。
請求項（抜粋）：
比較的高不純物濃度の第一導電型の半導体基板上に比較的低不純物濃度の第一導電型のエピタキシャル層が積層され、前記エピタキシャル層の表層部に前記第一導電型と反対導電型の第二導電型領域が形成された半導体装置において、前記第二導電型領域と前記エピタキシャル層の第一導電型領域とからなるPN接合にアバランシェ降伏電圧が印加された時に、前記PN接合の接合面から前記第一導電型領域側に伸びた空乏層が、前記半導体基板から前記エピタキシャル層へ不純物が拡散してできたオートドーピング層に到達し、かつ、前記空乏層と前記半導体基板との間に前記エピタキシャル層の一部が介在することを特徴とする半導体装置。
IPC (3件)：
H01L 29/872
, H01L 29/78 652
, H01L 29/861
H01L 29/78 652 P
, H01L 29/48 F
, H01L 29/48 G
, H01L 29/91 D
4M104CC03
, 4M104FF27
, 4M104FF35
, 4M104GG03
