特許

J-GLOBAL ID：200903033478332913

半導体記憶装置

発明者： 江間 泰示
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-120366
公開番号（公開出願番号）：特開平5-315571
出願日： 1992年05月13日
公開日（公表日）： 1993年11月26日
要約：

【要約】【目的】 半導体記憶装置に関し、SRAMに於ける負荷用トランジスタと駆動用トランジスタとの間にpn接合からなる寄生ダイオードが生成されることを極めて簡単な手段で防止することができるようにする。【構成】 一対の転送用トランジスタ及び一対の駆動用トランジスタ及び一対のTFT負荷を含んで構成されたメモリ・セルを備えてなり、前記TFT負荷は前記MIS型駆動用トランジスタの上方に設けられ且つ前記TFT負荷に於けるドレイン領域18と前記MIS型駆動用トランジスタに於けるドレイン領域6とが前記TFT負荷のTiNなど高融点金属からなるゲート電極23を介して接続されている。

請求項（抜粋）：

一導電型である一対のMIS型転送用トランジスタ及び一導電型である一対のMIS型駆動用トランジスタ及び反対導電型である一対のTFT負荷を含んで構成されたメモリ・セルを備えてなり、前記TFT負荷は前記MIS型駆動用トランジスタの上方に設けられ且つ前記TFT負荷に於けるドレインと前記MIS型駆動用トランジスタに於けるドレインとが前記TFT負荷の高融点金属からなるゲート電極を介して接続されてなることを特徴とする半導体記憶装置。

IPC (3件)：

H01L 27/11 ,  H01L 27/092 ,  H01L 29/784

FI (3件)：

H01L 27/10 381 ,  H01L 27/08 321 K ,  H01L 29/78 311 C