特許
J-GLOBAL ID：200903033480619731
IC試験装置
発明者：
出願人/特許権者：
代理人 (1件)：
草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-017973
公開番号（公開出願番号）：特開平5-215815
出願日： 1992年02月04日
公開日（公表日）： 1993年08月27日
要約：
【要約】【目的】 AD変換器のようなICを試験するIC試験装置において、多ピン型ICは交互テスト型IC試験装置として動作させて試験を行ない、ピン数の少ないICは同時テスト型IC試験装置として動作させて試験を行なうことができるIC試験装置を提供する。【構成】 論理和回路によって複数のテストステーションから出力されるディジタルデータを共通のメモリに交互入力してディジタルデータを同一のメモリに取込み、このメモリに取込んだディジタルデータを信号処理して被試験ICの良否を判定するIC試験装置において、テストステーションと論理和回路との間にピン切換手段を設け、このピン切換手段によって複数のテストステーションをメモリの別の記憶領域の入力端子に接続変更できるように構成し、同時テストモードに切換ることができるIC試験装置。
請求項（抜粋）：
A.複数のテストステーションの各対応するピン番号の線路が接続され、上記テストステーションの数に対応する数の論理和回路を1組とし、この1組の論理和回路が複数組設けられて構成された論理和回路群と、B.上記テストステーションの個数に対応する数で記憶領域が分割され、この分割された各記憶領域に上記組を構成する各論理和回路の出力が与えられるメモリと、C.上記テストステーションと上記論理和回路群との間に挿入され、被試験ICのピンに接続される線路を上記組内の同一番号の線路に接続する状態と、異なる番号の線路に接続する状態に切換るピン切換手段と、によって構成したIC試験装置。
引用特許：
前のページに戻る
