特許
J-GLOBAL ID：200903033497408459
半導体集積回路装置およびその製造方法ならびに半導体ウエハおよびその製造方法
発明者：
,
,
,
,
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平9-220526
公開番号（公開出願番号）：特開平10-189766
出願日： 1997年08月15日
公開日（公表日）： 1998年07月21日
要約：
【要約】【課題】 エピタキシャルウエハを使用したMISデバイスの製造コストを低減する。【解決手段】 エピタキシャル層2とシリコン基板1との界面付近に不純物を高エネルギーでイオン打ち込みしてイオン打ち込み層5を形成する。このイオン打ち込み層5は、シリコン基板1の表面の潜傷や微小欠陥などがエピタキシャル層2に及ぼす影響を低減する緩衝障壁として作用する。また、アモルファス化によって生じたイオン打ち込み層5の構造欠陥は、プロセス途中で基板に侵入する重金属などの汚染物質を捕獲するゲッタリング層としても作用する。さらに、不純物を高濃度に含んだ低抵抗のイオン打ち込み層5は、CMOSFETのラッチアップ耐性の向上にも寄与する。
請求項（抜粋）：
以下の工程を含むことを特徴とする半導体集積回路装置の製造方法;(a)主面上にエピタキシャル層が形成されたシリコン基板を用意する工程、(b)前記シリコン基板と前記エピタキシャル層との界面付近に達するように不純物をイオン打ち込みして、前記界面付近に前記シリコン基板および前記エピタキシャル層よりも高不純物濃度のイオン打ち込み層を形成する工程。
IPC (5件)：
H01L 21/8238
, H01L 27/092
, H01L 27/108
, H01L 21/8242
, H01L 29/78
H01L 27/08 321 B
, H01L 27/10 681 F
, H01L 29/78 301 R
