特許
J-GLOBAL ID:200903033511004412
半導体試験装置
発明者:
出願人/特許権者:
代理人 (1件):
山川 政樹
公報種別:公開公報
出願番号(国際出願番号):特願平11-197148
公開番号(公開出願番号):特開2001-021621
出願日: 1999年07月12日
公開日(公表日): 2001年01月26日
要約:
【要約】【課題】 IC試験の信頼性の向上させる。【解決手段】 接地手段14から各第1接続手段62-1〜62-nに連なるそれぞれの経路に設けられた第1スイッチ手段52-1〜52-nと、一端が電源手段13に接続されるとともに他端が各第1接続手段52-1〜52-nにそれぞれ接続された第2スイッチ手段53-1〜53-nと、第1,第2スイッチ手段52-1〜52-n,53-1〜53-nの動作を制御する制御手段16aとを備える。
請求項(抜粋):
n個(nは2以上の整数)の接地端子を有する被試験半導体装置の試験を行う半導体試験装置において、接地電位を発生する接地手段と、前記被試験半導体装置の各接地端子に前記接地手段を接続するために設けられたn個の第1接続手段と、前記接地手段から前記各第1接続手段に連なるそれぞれの経路に設けられたn個の第1スイッチ手段と、前記接地電位と異なる電位を発生する電源手段と、一端がこの電源手段に接続されるとともに他端が前記各第1接続手段にそれぞれ接続されたn個の第2スイッチ手段と、前記各第1スイッチ手段および前記各第2スイッチ手段の動作を制御する制御手段とを備えることを特徴とする半導体試験装置。
IPC (4件):
G01R 31/28
, G01R 31/02
, G01R 31/26
, H01L 21/66
FI (4件):
G01R 31/28 H
, G01R 31/02
, G01R 31/26 G
, H01L 21/66 F
Fターム (26件):
2G003AA10
, 2G003AE01
, 2G003AF01
, 2G003AG04
, 2G003AG13
, 2G003AG17
, 2G014AA01
, 2G014AB51
, 2G014AB60
, 2G032AA00
, 2G032AB02
, 2G032AD01
, 2G032AD08
, 2G032AE07
, 2G032AE11
, 2G032AE14
, 2G032AF02
, 2G032AJ03
, 2G032AL04
, 4M106AA02
, 4M106BA01
, 4M106BA14
, 4M106CA04
, 4M106CA15
, 4M106DD01
, 4M106DD23
引用特許:
審査官引用 (3件)
-
半導体集積回路
公報種別:公開公報
出願番号:特願平7-084080
出願人:三菱電機株式会社
-
特開昭64-001249
-
特開平4-085894
前のページに戻る