特許
J-GLOBAL ID：200903033519271576
演算回路
発明者：
出願人/特許権者：
代理人 (1件)：
渡辺 望稔 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-364126
公開番号（公開出願番号）：特開2003-168067
出願日： 2001年11月29日
公開日（公表日）： 2003年06月13日
要約：
【要約】【課題】レイアウト面積が増大したり演算精度が低下することなく、高速に演算処理が可能な演算回路を提供する。【解決手段】本発明の演算回路は、差動増幅器と、一方の端子が差動増幅器の入力端子に接続された入力用のキャパシタと、この入力用のキャパシタの他方の端子に並列に接続された第1および第2のスイッチと、第3のスイッチとを備えている。第1または第2のデータが入力される前に、第3のスイッチを介して、第1または第2のスイッチと入力用のキャパシタとの間の信号ノードをコモンモードの電圧レベルに初期化し、第1のスイッチを介して第1のデータを入力用のキャパシタに入力した後、第2のスイッチを介して第2のデータを入力用のキャパシタに入力して、これら第1のデータと第2のデータとの間で所定の演算処理を行う。
請求項（抜粋）：
差動増幅器と、一方の端子が前記差動増幅器の入力端子に接続された入力用のキャパシタと、この入力用のキャパシタの他方の端子に並列に接続された第1および第2のスイッチとを備え、前記第1のスイッチを介して第1のデータを前記入力用のキャパシタに入力した後、前記第2のスイッチを介して第2のデータを前記入力用のキャパシタに入力して、これら第1のデータと第2のデータとの間で所定の演算処理を行う演算回路であって、前記第1または第2のデータが入力される前に、前記第1または第2のスイッチと前記入力用のキャパシタとの間の信号ノードをコモンモードの電圧レベルに初期化する第3のスイッチを備えることを特徴とする演算回路。
IPC (3件)：
G06G 7/14
, H03H 19/00
, H03M 1/14
G06G 7/14 J
, H03H 19/00
, H03M 1/14 A
5J022AA01
, 5J022BA01
, 5J022BA05
, 5J022BA06
, 5J022CA07
, 5J022CF02
, 5J022CF07
, 5J023CA07
