特許

J-GLOBAL ID：200903033535321567

半導体装置及びその製造方法

発明者： 田矢 真敏 ,  大野 多喜夫 ,  村田 直文
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-140984
公開番号（公開出願番号）：特開平11-340167
出願日： 1998年05月22日
公開日（公表日）： 1999年12月10日
要約：

【要約】【課題】 半導体デバイスの製造において、チップの内部あるいは周辺部におけるスパッタ膜のカバレージ不良に起因する膜剥がれを防止する。【解決手段】 半導体基板10の表面においてチップ領域2を画する溝部1をこの溝部側壁の輪郭が凸部又は凹部を有するように形成し、その後、チップ領域2の表面から溝部1の内面に連続してスパッタ膜5を形成し、溝部1の外側に沿って半導体基板をダイシングする。

請求項（抜粋）：

半導体ウェーハの主面に形成されたチップ領域と、上記チップ領域に形成された溝部と、上記チップ領域の表面から上記溝部の内面に連続して形成されたスパッタ膜を備えるものにおいて、上記溝部の側壁の輪郭が凹部または凸部を有するように形成されたことを特徴とする半導体装置。

IPC (4件)：

H01L 21/285 ,  H01L 21/203 ,  H01L 21/301 ,  H01L 21/768

FI (4件)：

H01L 21/285 S ,  H01L 21/203 S ,  H01L 21/78 L ,  H01L 21/90 A