書込待ち時間制御機能を有する同期式メモリ装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：高月猛
公報種別：公開公報
出願番号（国際出願番号）：特願平7-044668
公開番号（公開出願番号）：特開平7-254273
出願日： 1995年03月03日
公開日（公表日）： 1995年10月03日
要約：

【要約】【目的】書込待ち時間を制御できる同期式メモリ装置を提供する。【構成】印加されるシステムクロックCLKに同期してデータ処理を行うようになった同期式メモリ装置の書込待ち時間制御方法として、論理値を任意に変更可能な書込待ち時間信号φWL1を発生し、この書込待ち時間信号φWL1に応じて、列アドレス信号CAiを発生する列アドレスカウンタ30、データのバースト長を計数するバースト長カウンタ50、及び内部データバスへの書込データ伝送を制御するデータ伝送スイッチ回路90に対し、システムクロックCLKに基づく論理状態保留時間を設定する制御方法とする。書込待ち時間信号φWL1を発生する書込待ち時間制御信号発生回路10は、ワイヤボンディングやヒューズの切断等で容易に出力論理値を変更できる。

請求項（抜粋）：

列アドレスカウンタとバースト長カウンタとデータ伝送スイッチ回路とを有し、外部から提供されるシステムクロックに同期してデータを処理する同期式メモリ装置において、所定の書込待ち時間値を設定してこれに相応する保留時間の間、前記列アドレスカウンタ、前記バースト長カウンタ、及び前記データ伝送スイッチ回路の内部動作を保留させる手段を備えたことを特徴とする同期式メモリ装置。

引用特許：

審査官引用 (1件)

半導体記憶装置
公報種別：公開公報出願番号：特願平3-255354 出願人：株式会社東芝

前のページに戻る