特許
J-GLOBAL ID：200903033568084196
半導体記憶装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平6-251447
公開番号（公開出願番号）：特開平8-088289
出願日： 1994年09月20日
公開日（公表日）： 1996年04月02日
要約：
【要約】【目的】 共通ソース線の幅を狭くして大容量化を図ると共に、閾値電圧の上昇を抑制しつつ短チャネル効果を防止する。【構成】 制御ゲートであるポリサイド膜16及び浮遊ゲートである多結晶Si膜14をパターニングするために用いたフォトレジスト17をマスクにしてB+21を斜め方向からイオン注入する。ドレインであるn+ 領域33に比べて共通ソース線であるn+ 領域32にはB+ 21がイオン注入されにくい。このため、n+ 領域32の抵抗値が上昇するのを防止することができると共に、閾値電圧の上昇を抑制しつつ高濃度のポケット層を形成することができる。
請求項（抜粋）：
メモリセルを形成しているトランジスタが行列状に配置されており、行方向に隣接している前記トランジスタのゲート電極同士が連なってワード線になっており、列方向に隣接している前記トランジスタ同士がソースを共有すると共に行方向に隣接している前記トランジスタの前記ソース同士が連なって共通ソース線になっており、列方向に延在しているビット線がドレインに接続されている半導体記憶装置の製造方法において、前記ワード線のパターニングに用いたマスク層をマスクにして、前記共通ソース線及び前記ドレインとは逆導電型の不純物を、半導体基板へ斜め方向からイオン注入することを特徴とする半導体記憶装置の製造方法。
IPC (4件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
