特許

J-GLOBAL ID：200903033589720530

p型ドープされたポリシリコン又はポリシリコン・ゲルマニウムの仕事関数を定めるためのインジウムの使用

発明者： アントーニ ロトンダロ ,  ジェイムズ ジェイ、チャンバース ,  アミタブー ジャイン
出願人/特許権者： テキサス インスツルメンツ インコーポレイテッド
代理人 (4件)： 浅村 皓 ,  浅村 肇 ,  安藤 克則 ,  池田 幸弘
公報種別：公開公報
出願番号（国際出願番号）：特願2003-433002
公開番号（公開出願番号）：特開2004-214673
出願日： 2003年12月26日
公開日（公表日）： 2004年07月29日
要約：

【課題】ゲート電極へのドープにおける不要な影響を阻止する。【解決手段】本発明はPMOSトランジスタの形成に関し、この形成において、シリコン又はSiGeの層は、p型ドーパントが、下にあるゲート誘電体層に入り込むことを抑制する。p型ドーパントは、シリコン又はSiGe層に被覆するゲート電極材料に付加され得、シリコン又はSiGe層に向かって拡散し得る。シリコン又はSiGeの層は、約5から120ナノメートルの厚みに形成され得、p型ドーパントがシリコン又はSiGe層を通り抜けることを阻止するように、例えば、インジウム(In)などのドーパントでドープされる。このドーパントは、シリコン又はSiGe層の、下にあるゲート誘電体材料の層との界面近くのシリコン又はSiGe層内でピーク濃度を有し得る。ゲート電極をp型ドーパント(例えば、ボロン)でドープさせることができることにより、所望の値を有する(例えば、約4.8から約5.6eVのフェルミ準位に一致する)、関連する仕事関数を有するトランジスタを形成することが容易になる。【選択図】図17

請求項（抜粋）：

PMOSトランジスタを形成する方法であって、 半導体基板の上にゲート誘電体層を形成し、 ゲート誘電体層の上にシリコン又はSiGe層を形成し、 p型ドーパントがシリコン又はSiGe層を通り抜けて下にあるゲート誘電体層に拡散することを抑制する隔離ドーパントで、シリコン又はSiGe層をドープし、 シリコン又はSiGe層の上にゲート電極層を形成し、 ゲート構造を形成するように、ゲート電極層、シリコン又はSiGe層、及びゲート誘電体層をパターニングし、 そのトランジスタに関連する所望の仕事関数を確立するように、パターニングされたゲート電極層をp型ドーパントでドープし、 ゲート構造の対向する側の半導体基板にソース及びドレイン領域を形成し、それらの間にチャネル領域を画定するように、ゲート構造に隣接する、基板の露出された部分をドープする ことを含む方法。

IPC (1件)：

H01L29/78

FI (1件)：

H01L29/78 301G

Fターム (31件)：

5F140AA28 ,  5F140AB03 ,  5F140AC01 ,  5F140BA01 ,  5F140BA05 ,  5F140BA16 ,  5F140BD11 ,  5F140BD12 ,  5F140BD13 ,  5F140BE09 ,  5F140BE10 ,  5F140BF04 ,  5F140BF11 ,  5F140BF14 ,  5F140BF32 ,  5F140BF33 ,  5F140BF34 ,  5F140BF37 ,  5F140BF38 ,  5F140BG12 ,  5F140BG14 ,  5F140BG27 ,  5F140BG28 ,  5F140BG32 ,  5F140BG37 ,  5F140BG53 ,  5F140BH14 ,  5F140BK02 ,  5F140BK13 ,  5F140BK21 ,  5F140CF07