特許
J-GLOBAL ID：200903033616186869
出力バッファ回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平7-272235
公開番号（公開出願番号）：特開平9-116418
出願日： 1995年10月20日
公開日（公表日）： 1997年05月02日
要約：
【要約】【課題】 プリバッファ回路を構成するPチャンネルMOSFETとNチャンネルMOSFETの特性にプロセスによるばらつきがあっても出力段に貫通電流が流れないようにする。【解決手段】 プッシュプル型の出力段1をCMOS回路からなるプリバッファ2,3で駆動する出力バッファ回路において、プリバッファを構成するCMOSインバータ回路(Q3,Q4;Q5,Q6)と並列にPチャンネルMOSFETとNチャンネルMOSFETとが電源電圧端子間に通常と逆の順序で接続されたCMOSインバータ回路(Q7,Q8;Q9,Q10)を設け、それらのインバータを逆相の信号D,/Dで駆動するようにした。
請求項（抜粋）：
プッシュプル型の出力段と、該出力段を構成するプルアップ側のトランジスタを駆動する第1のプリバッファ回路と、上記出力段を構成するプルダウン側のトランジスタを駆動する第2のプリバッファ回路とを有する出力バッファ回路において、上記第1と第2のプリバッファ回路を、第1の電源電圧端子と第2の電源電圧端子との間にPチャンネルMOSFETとNチャンネルMOSFETとが直列形態に接続されたCMOSインバータと、PチャンネルMOSFETとNチャンネルMOSFETとが上記第1と第2の電源電圧端子間に逆順序で直列接続されたCMOSインバータとにより構成し、これらのCMOSインバータの出力ノードを対応する出力トランジスタの制御端子に接続したことを特徴とする出力バッファ回路。
IPC (4件)：
H03K 19/0175
, H03K 17/16
, H03K 17/687
, H03K 19/0948
H03K 19/00 101 J
, H03K 17/16 L
, H03K 17/687 F
, H03K 19/094 B
