PCIバス処理装置

発明者： ,
出願人/特許権者：
代理人 (1件)：田澤博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-358491
公開番号（公開出願番号）：特開平11-191073
出願日： 1997年12月25日
公開日（公表日）： 1999年07月13日
要約：

【要約】 (修正有)【課題】 PCIバス仕様に準拠しながら、システムの連続稼働性を実現することができるとともに、多数のデバイスをPCIバスに接続した場合でも、遅延を回避しシステム性能を向上させることができるPCIバス処理装置を提供する。【解決手段】トランザクション開始検出回路21がPCIバス上のトランザクションの開始を検出し、保持レジスタ22がアドレス/コマンド情報を保持し、異常検出回路23がPCIバス上の異常を検出し、格納レジスタ24が異常情報を格納する。

請求項（抜粋）：

PCIバス上のトランザクションを監視し、このトランザクションに異常が発生した際の異常情報を収集および格納するとともに、上記PCIバス上に異常が発生したときに異常発生箇所を切り離すCPUに上記異常情報を出力するPCIバス処理装置において、上記PCIバス上のトランザクションの開始を検出するトランザクション開始検出回路と、このトランザクション開始検出回路からの検出信号を受信したときに、上記PCIバス上のアドレス/データ線およびバイトイネーブル線上のアドレスおよびコマンド情報を保持する保持レジスタと、上記PCIバス上のトランザクションを監視し異常を検出した場合に、上記保持レジスタに格納されているアドレス及びコマンド情報の要求信号を出力する異常検出回路と、この異常検出回路からの要求信号を入力すると、上記保持レジスタからのアドレス及びコマンド情報を格納する格納レジスタと、上記CPUからの異常情報要求信号を受信すると、上記格納レジスタに格納されているアドレス及びコマンド情報を上記PCIバス上に出力するPCIバスインタフェースとを備えたことを特徴とするPCIバス処理装置。

IPC (4件)：

G06F 11/30 , G06F 11/30 320 , G06F 13/00 301 , G06F 13/36 520

FI (4件)：

G06F 11/30 K , G06F 11/30 320 B , G06F 13/00 301 K , G06F 13/36 520 C

前のページに戻る