特許

J-GLOBAL ID：200903033648783575

映像合成演算処理装置、その方法及びシステム

発明者： 森川 治
出願人/特許権者： 経済産業省産業技術総合研究所長
公報種別：公開公報
出願番号（国際出願番号）：特願平11-331191
公開番号（公開出願番号）：特開2001-148806
出願日： 1999年11月22日
公開日（公表日）： 2001年05月29日
要約：

【要約】 (修正有)【課題】 非同期で到着する複数の映像信号から合成画像を、時間遅れ少なく、入力信号とは無関係に非同期で取り出すこと。【解決手段】 複数の映像信号のラインデータをラインバッファ2A〜2Cを介して、各フレームメモリに書き込み、読み出し時点で、各読み出し用バッファ4A〜4Cを介して各フレームメモリのラインデータ読み取る。演算部5は、制御メモリ8から読み出した画素に対応した合成制御命令データにより、読み出した複数の映像ラインデータの画像データを、画素毎に合成映像の演算を行う。複数の素材映像及び制御データを受信し、受信側で合成映像を作成でき、又素材映像の一部を利用者の映像に切換えて、利用者の要求する合成映像を作成することができる。実に、複数の映像信号のアドレス部を増減加工することにより、視聴者に追従する合成画像及びステレオ画像をリアルタイムで作成できる。

請求項（抜粋）：

非同期で入力された複数の映像信号に対応して設けられ、該映像信号の1水平走査線の映像データを読み込む複数の第1のラインバッファと、第1のラインバッファが映像データを1水平走査線分読み込み完了したとき該1水平走査線の映像データが転送される第1のラインバッファに対応して設けられた複数のフレームメモリと、画素毎に演算方法を指定する合成制御命令データを記憶する制御メモリと、各フレームメモリの対応画素のデータ、該対応画素に対応する合成制御命令データを取り込み、映像合成の演算を行う演算部と合成映像データを1水平走査線分記憶し、合成映像データを描画速度で出力する出力ラインバッファとフレームメモリ、制御メモリの読み出し、演算部、出力ラインバッファのタイミングをとるコントローラとを具備することを特徴とする映像合成演算処理装置。

IPC (4件)：

H04N 5/265 ,  G09G 5/00 530 ,  G09G 5/377 ,  H04N 1/387

FI (4件)：

H04N 5/265 ,  G09G 5/00 530 M ,  H04N 1/387 ,  G09G 5/36 520 L

Fターム (27件)：

5C023AA01 ,  5C023AA11 ,  5C023AA21 ,  5C023AA37 ,  5C023AA38 ,  5C023BA11 ,  5C023BA15 ,  5C023BA16 ,  5C023CA01 ,  5C023CA08 ,  5C023DA01 ,  5C023DA03 ,  5C023DA04 ,  5C023DA08 ,  5C076AA12 ,  5C076BA03 ,  5C076BA04 ,  5C076BA05 ,  5C082AA27 ,  5C082BA41 ,  5C082BB26 ,  5C082CA51 ,  5C082CA55 ,  5C082DA51 ,  5C082MM02 ,  5C082MM04 ,  5C082MM06

引用特許：

審査官引用 (3件)

• 特開平2-013183
  
• 映像信号処理方法
  公報種別：公開公報   出願番号：特願平5-312137   出願人：ソニー株式会社
• 特開平4-034595