特許

J-GLOBAL ID：200903033671126700

キャッシュメモリシステム

発明者： 曽原 明典
出願人/特許権者： 松下電器産業株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平3-027481
公開番号（公開出願番号）：特開平5-173879
出願日： 1991年02月21日
公開日（公表日）： 1993年07月13日
要約：

【要約】【目的】 デジタル計算機のスピードの向上をはかり、価格性能比のより優れたものを提供する。【構成】 複数の主メモリブロック2,3とこれと対応する複数のキャッシュメモリブロック61,62がより多くのバスで結合させたことにより、偶数主メモリブロック2と奇数主メモリブロック3から夫々のキャッシュメモリブロック61,62への転送が同時にでき、結果として主メモリブロック2,3からキャッシュメモリブロック61,62へのデータ転送が高速に行なえるキャッシュメモリシステムを構成することができたため低価格で高速なデジタル計算機を実現できる。

請求項（抜粋）：

中央処理装置が使用するプログラムやデータを格納するために使用される読み書き可能な半導体メモリで構成される複数の主メモリブロックと、該複数のメモリブロックに対応して、前記中央処理装置が前記主メモリブロックへアクセスするアドレスの時間的または空間的局所性に注目して備えられる前記複数の主メモリブロックより高速なアクセスが可能な半導体メモリで構成される複数のキャッシュメモリブロックと、前記複数の主メモリブロックの各々の半導体メモリ内のプログラムやデータの読み書きするための前記複数の主メモリブロックを構成する半導体メモリに制御信号を供給する主メモリ制御回路と、前記複数の主メモリブロックと前記複数のキャッシュメモリブロック間のデータの転送を同時に行うために前記複数の主メモリブロックの読み出し信号を同時に供給し、かつ、前記複数のキャッシュメモリブロックへの書き込み信号を同時に供給するキャッシュメモリ制御回路とを有することを特徴とするキャッシュメモリシステム。