特許
J-GLOBAL ID：200903033702556970
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平10-250597
公開番号（公開出願番号）：特開2000-082693
出願日： 1998年09月04日
公開日（公表日）： 2000年03月21日
要約：
【要約】【課題】レジストパターンをマスクに使用して金属膜をエッチングする工程を含む半導体装置の製造方法に関し、膜のパターニングにマスクとして使用されたレジストと膜のパターニングの際に発生した反応生成物を容易に除去すること。【解決手段】半導体基板11の上に直接又は絶縁層12を介して金属膜13〜15を形成する工程と、金属膜13〜15の上にレジスト16を塗布する工程と、レジスト16を露光、現像してレジストパターン16pを形成する工程と、レジストパターン16pに覆われない領域の金属膜13〜15を反応ガスを用いてエッチングして金属パターン17を形成する工程と、金属パターン17を形成する際に生成された半導体基板11上又は絶縁層12上の反応生成物18を第1の雰囲気3(4)中で除去する工程と、酸素を含む第2の雰囲気5中でレジストパターン16pをアッシングする工程とを有する。
請求項（抜粋）：
半導体基板の上に直接又は絶縁層を介して金属膜を形成する工程と、金属膜の上にレジストを塗布する工程と、前記レジストを露光、現像してレジストパターンを形成する工程と、前記レジストパターンに覆われない領域の前記金属膜を反応ガスを用いてエッチングして金属パターンを形成する工程と、前記金属パターンを形成する際に生成された前記半導体基板上又は前記絶縁層上の生成物を第1の雰囲気中で除去する工程と、酸素を含む第2の雰囲気中で前記レジストパターンをアッシングする工程とを有することを特徴とする半導体装置の製造方法。
Fターム (23件)：
5F004AA09
, 5F004AA13
, 5F004AA14
, 5F004BA04
, 5F004BA11
, 5F004BA14
, 5F004BB26
, 5F004BB27
, 5F004BD01
, 5F004BD07
, 5F004CA01
, 5F004CA02
, 5F004CA04
, 5F004DA01
, 5F004DA04
, 5F004DA11
, 5F004DA18
, 5F004DA25
, 5F004DA26
, 5F004DB00
, 5F004DB08
, 5F004DB10
, 5F004DB12
