特許
J-GLOBAL ID:200903033706089714
薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
発明者:
,
,
出願人/特許権者:
代理人 (2件):
増田 達哉
, 朝比 一夫
公報種別:公開公報
出願番号(国際出願番号):特願2004-073592
公開番号(公開出願番号):特開2005-260192
出願日: 2004年03月15日
公開日(公表日): 2005年09月22日
要約:
【課題】トランジスタ特性および機械的強度に優れる薄膜トランジスタ、かかる薄膜トランジスタを備える薄膜トランジスタ回路、電子デバイスおよび電子機器を提供すること。【解決手段】本発明の薄膜トランジスタ1は、基板50上に設けられ、ソース電極3と、ドレイン電極4と、ゲート電極7と、ソース電極3およびドレイン電極4に対してゲート電極7を絶縁するゲート絶縁層6と、ゲート絶縁層6に接触する有機半導体層5とを有し、ゲート絶縁層6は、有機半導体層5に接触する第1のゲート絶縁層61と、この第1のゲート絶縁層61が有機半導体層5から剥離するのを防止する機能を有する第2のゲート絶縁層62とを備える。【選択図】図2
請求項(抜粋):
基板上に設けられ、ソース電極と、ドレイン電極と、ゲート電極と、前記ソース電極およびドレイン電極に対して前記ゲート電極を絶縁するゲート絶縁層と、該ゲート絶縁層に接触する有機半導体層とを有する薄膜トランジスタであって、
前記ゲート絶縁層は、前記有機半導体層に接触する第1のゲート絶縁層と、該第1のゲート絶縁層が前記有機半導体層から剥離するのを防止する機能を有する第2のゲート絶縁層とを備えることを特徴とする薄膜トランジスタ。
IPC (1件):
FI (3件):
H01L29/78 618B
, H01L29/78 617T
, H01L29/78 617U
Fターム (42件):
5F110AA01
, 5F110AA08
, 5F110AA30
, 5F110BB01
, 5F110CC03
, 5F110CC05
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD05
, 5F110DD12
, 5F110DD13
, 5F110DD14
, 5F110EE02
, 5F110EE42
, 5F110FF01
, 5F110FF02
, 5F110FF09
, 5F110FF10
, 5F110FF27
, 5F110GG05
, 5F110GG24
, 5F110GG28
, 5F110GG29
, 5F110GG42
, 5F110GG57
, 5F110HK01
, 5F110HK02
, 5F110HK03
, 5F110HK04
, 5F110HK06
, 5F110HK07
, 5F110HK32
, 5F110HK33
, 5F110HK34
, 5F110HK35
, 5F110HM04
, 5F110NN04
, 5F110NN23
, 5F110NN27
, 5F110NN71
, 5F110NN72
引用特許:
前のページに戻る