特許
J-GLOBAL ID：200903033729948943
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願平8-057704
公開番号（公開出願番号）：特開平9-251965
出願日： 1996年03月14日
公開日（公表日）： 1997年09月22日
要約：
【要約】【課題】 基板裏面を清浄化するバックエッチングを行った後、シリコン表面をプラズマ処理することにより、裏面電極の剥離事故を防止する。【解決手段】 シリコン基板11を準備し、エピタキシャル層12表面にベース領域14を形成する。次に基板11の裏面バックグランドして板厚を減じ、続いてエミッタ拡散と同時に基板11の裏面側にも高濃度拡散層19を形成する。コンタクトホール形成、電極20形成の後、これらの工程で汚染された基板11裏面を清浄化するためにウェットエッチングを行う。ウェットエッチングにより鏡面化されたシリコン表面をプラズマ処理により再度凹凸を形成して、裏面電極21を形成する。
請求項（抜粋）：
半導体ウェハの裏面側を沸酸系のエッチャントでエッチングする工程と、前記半導体ウェハの裏面をプラズマエッチングして表面を荒らす工程と、前記半導体ウェハの裏面に裏面電極を形成する工程と、前記半導体ウェハを分割して個々の半導体チップを形成する工程と、前記半導体チップをダイボンドする工程とを具備することを特徴とする半導体装置の製造方法。
IPC (6件)：
H01L 21/28
, H01L 21/3065
, H01L 21/306
, H01L 21/52
, H01L 21/331
, H01L 29/73
H01L 21/28 A
, H01L 21/52 C
, H01L 21/302 A
, H01L 21/306 F
, H01L 21/306 S
, H01L 29/72
