特許

J-GLOBAL ID：200903033750814892

アクティブマトリクス型液晶表示装置

発明者： 松田 登 ,  米田 裕
出願人/特許権者： シャープ株式会社
代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願2001-266549
公開番号（公開出願番号）：特開2003-076339
出願日： 2001年09月03日
公開日（公表日）： 2003年03月14日
要約：

【要約】【課題】 アクティブマトリクス型液晶表示装置において、フリッカ等による画質の劣化を防ぐと共に、対向電圧の調整を不要として製造コストの低廉価化を図る。【解決手段】 画素電極1と対向電極との対向部に液晶画素が構成された表示パネルと、画素トランジスタ2にゲート駆動パルスを順次印加して液晶画素を選択する走査回路3と、選択された液晶画素に画素トランジスタを介してビデオ信号を書き込む駆動回路4とを備えたアクティブマトリクス型液晶表示装置において、交流駆動されるビデオ信号をその反転周期の100倍以上大きな積分時定数にて積分する積分手段5と、直流化信号をバッファするバッファ手段6を設けて、ビデオ信号のセンター電位をコモン電圧として対向電極13に印加する。

請求項（抜粋）：

基板上にマトリクス状に配置された複数の画素電極と、各画素電極にそれぞれのドレイン電極が接続された複数の画素トランジスタと、互いに平行に配置され、各行の画素トランジスタのゲート電極に接続された複数の走査線と、互いに平行に配置され、各列の画素トランジスタのソース電極に接続された複数の信号線とが設けられた第1の基板と、該第1の基板上の全ての画素電極と対向するように対向電極が設けられた第2の基板との間に液晶層が挟持され、各画素電極と該対向電極との対向部分に液晶画素が構成される表示パネルと、各画素トランジスタのゲート電極にゲート駆動パルスを順次印加して各液晶画素をそれぞれ選択するように、各走査線が接続された走査回路と、選択された液晶画素に画素トランジスタを介してビデオ信号を書き込むように、各信号線が接続された駆動回路と、交流駆動されるビデオ信号を、その反転周期の100倍以上大きな積分時定数によって積分して直流化する直流化手段と、直流化された信号をバッファするバッファ手段とを備え、該バッファ手段にバッファされた直流化信号がコモン電圧として対向電極に印加されるアクティブマトリクス型液晶表示装置。

IPC (6件)：

G09G 3/36 ,  G02F 1/133 550 ,  G09G 3/20 611 ,  G09G 3/20 622 ,  G09G 3/20 624 ,  G09G 3/20 670

FI (6件)：

G09G 3/36 ,  G02F 1/133 550 ,  G09G 3/20 611 E ,  G09G 3/20 622 C ,  G09G 3/20 624 C ,  G09G 3/20 670 D

Fターム (34件)：

2H093NC03 ,  2H093NC10 ,  2H093NC22 ,  2H093NC34 ,  2H093ND10 ,  2H093ND39 ,  2H093ND49 ,  2H093ND54 ,  5C006AA01 ,  5C006AC09 ,  5C006AC25 ,  5C006AC27 ,  5C006AF42 ,  5C006AF46 ,  5C006AF52 ,  5C006AF53 ,  5C006AF54 ,  5C006AF61 ,  5C006AF67 ,  5C006BB16 ,  5C006BC03 ,  5C006BC13 ,  5C006BF11 ,  5C006EB04 ,  5C006FA23 ,  5C080AA10 ,  5C080BB05 ,  5C080DD06 ,  5C080DD27 ,  5C080DD28 ,  5C080EE28 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ04

引用特許：

審査官引用 (2件)

• 液晶ディスプレイ装置
  公報種別：公開公報   出願番号：特願平6-216316   出願人：ソニー株式会社
• 映像信号処理装置及び表示装置
  公報種別：公開公報   出願番号：特願平6-034297   出願人：キヤノン株式会社