特許

J-GLOBAL ID：200903033757703930

半導体アセンブリ

発明者： ティモシー・ジェイ・デル ,  ジョージ・チェンコ・フェン ,  マーク・ウィリアム・ケロッグ
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-264283
公開番号（公開出願番号）：特開平7-240498
出願日： 1994年10月27日
公開日（公表日）： 1995年09月12日
要約：

【要約】 (修正有)【目的】 複数のメモリ及びその他のデバイスを有する半導体パッケージにおいて、高周波クロック信号を適用できる同期クロック分配ネットワークを提供すること。【構成】 半導体メモリ・モジュール12を有するパッケージング・アセンブリ10は、パッケージ内で各モジュールに高周波同期クロック信号を分配する。そのアセンブリ上のクロック分配ネットワークは、アセンブリ入力ピン16の1つに隣接して結合された伝送線終端インピーダンス手段、望ましくは抵抗Rを置くことによって、100メガヘルツを越える周波数のクロック信号でも劣化することなく適用され得るものとなる。これにより、SRAM及びDRAMの回路実装が容易となった。

請求項（抜粋）：

各々が、付随する少くとも1つの入出力リード線を通して印加されるクロック信号に応答する複数の半導体デバイスと、上記複数の半導体デバイスが互いに所定の距離をあけて配置され、上記複数の半導体デバイスを支持するパッケージング・アセンブリと、間隔をあけて配置され、外部ソースから信号を上記半導体デバイスの少くともいくつかへ結合するパッケージング・アセンブリの複数の入出力ピンと、上記入出力ピンと上記半導体デバイスの上記入出力リード線との間に結合されたクロック分配手段と、上記入出力ピンの1つと物理的に隣接して配置され、上記クロック分配手段と基準電位との間に結合されたインピーダンス手段と、を備えた半導体アセンブリ。

IPC (4件)：

H01L 25/10 ,  H01L 25/18 ,  G11C 11/401 ,  H01L 25/04

FI (3件)：

H01L 25/10 Z ,  G11C 11/34 371 K ,  H01L 25/04 Z