特許

J-GLOBAL ID：200903033767880775

半導体メモリ素子のキャパシタ形成方法

発明者： 朴 東 洙 ,  李 世 民
出願人/特許権者： 現代電子産業株式会社
代理人 (1件)： 瀬谷 徹 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-199542
公開番号（公開出願番号）：特開2001-053256
出願日： 2000年06月30日
公開日（公表日）： 2001年02月23日
要約：

【要約】【課題】 リーク電流の発生が少なく、高いキャパシタンスを確保できる半導体メモリ素子のキャパシタの形成方法を提供する。【解決手段】 半導体基板上に下部電極が形成される。その後、下部電極表面に自然酸化膜の発生を阻止するための表面処理を行う。続いて、下部電極上にTa化学蒸気、03ガス及びNH3ガスの化学気相反応によりTaON膜が形成され、TaON膜を結晶化する。その後、TaON膜上に上部電極が形成される。このとき、TaON膜は300乃至600°C及び0.1乃至1.2Torrを維持するLPCVDチャンバ内で形成される。

請求項（抜粋）：

半導体基板上に下部電極を形成する段階;前記下部電極上にTa化学蒸気、O3 ガス及びNH3ガスの化学気相反応によりTaON膜を形成する段階;及び、前記TaON膜上に上部電極を形成する段階を含むことを特徴とする、半導体メモリ素子のキャパシタ形成方法。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  C23C 16/40

FI (3件)：

H01L 27/10 651 ,  C23C 16/40 ,  H01L 27/10 621 C