特許
J-GLOBAL ID:200903033768896330

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 若林 忠
公報種別:公開公報
出願番号(国際出願番号):特願平5-273682
公開番号(公開出願番号):特開平7-130164
出願日: 1993年11月01日
公開日(公表日): 1995年05月19日
要約:
【要約】【目的】 本発明は、複数のセンスアンプと1台の列デコーダを接続するシェアードセンスアンプ方式を有する半導体装置において、キャパシタを形成する導電層以外の配線層を3層の構成で大容量化を実現することを最も主要な特徴とする。【構成】 前記キャパシタ形成用導電層以外の配線層を3層有し、ワード線、ビット線及び列デコーダからの選択信号を伝える配線(Yスイッチ)が、セルアレイ上で互いに別の配線層で形成され、Yスイッチの配線が少なくとも、セルアレイ上で金属配線層から形成されることを特徴としている。
請求項(抜粋):
1つのMISトランジスタと1つのキャパシタからなるメモリセルと、複数のワード線と複数のビット線が交差した交点に前記メモリセルを配置したセルアレイと、センスアンプと、行デコーダと、列デコーダと、列デコーダからの選択信号を伝える配線を有し、前記セルアレイと前記センスアンプが複数交互に配列し、前記列デコーダからの選択信号を伝える配線が、前記セルアレイと前記センスアンプの配列方向に配置され、1台の列デコーダと複数のセンスアンプを接続するシェアードセンスアンプ方式を有する半導体装置において、前記キャパシタ形成用導電層以外の配線層を3層有し、前記ワード線、ビット線及び列デコーダからの選択信号を伝える配線がセルアレイ上で互いに別の配線層で形成され、列デコーダからの選択信号を伝える配線がセルアレイ上で金属配線層から形成されることを特徴とする半導体装置。
IPC (3件):
G11C 11/401 ,  H01L 21/8242 ,  H01L 27/108
FI (2件):
G11C 11/34 362 H ,  H01L 27/10 325 R
引用特許:
審査官引用 (5件)
  • 特開昭60-054471
  • 特開平4-339394
  • 特開平2-236893
全件表示

前のページに戻る