特許

J-GLOBAL ID：200903033785004729

半導体装置

発明者： 江川 英和 ,  和田 省治
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平6-337371
公開番号（公開出願番号）：特開平8-180677
出願日： 1994年12月26日
公開日（公表日）： 1996年07月12日
要約：

【要約】 (修正有)【目的】シンクロナスDRAM等の入力クロック信号CLKに対するタイミングマージンを拡大し、その誤動作を防止する。【構成】シンクロナスDRAM等のタイミング発生回路TGに含まれるクロック入力回路IBCKは、実質的な入力クロック信号CLKをもとに位相反転された所定パルス幅の内部パルス信号CLKSを形成するワンショットパルス発生回路から成り、その出力信号が実質的な内部クロック信号CLKIとして後段の入力ラッチ回路ILT1〜ILT4に供給される。これにより入力クロックの信号幅が所定値より大きい場合は、そのまま内部クロック信号とし、逆に短かい場合にはそのパルス幅を拡大することができる。

請求項（抜粋）：

入力クロック信号が供給されるクロック入力端子と、上記入力クロック信号をもとに内部クロック信号を形成しかつ入力クロック信号の有効パルス幅が所定値以下とされるとき選択的に内部クロック信号のパルス幅を補整するクロック入力回路とを具備することを特徴とする半導体装置。