特許

J-GLOBAL ID：200903033828239849

ディジタル積分回路

発明者： 大井 淳一
出願人/特許権者： 株式会社島津製作所
代理人 (1件)： 杉谷 勉
公報種別：公開公報
出願番号（国際出願番号）：特願平6-221149
公開番号（公開出願番号）：特開平8-063339
出願日： 1994年08月22日
公開日（公表日）： 1996年03月08日
要約：

【要約】【目的】 積分精度の向上等を図るディジタル積分回路を提供する。【構成】 放射線検出器2からのアナログパルスはプリアンプ11で波形整形されコンパレータ12で入力開始が切り出される。タイミングパルス供給回路14は、コンパレータ12からのパルスとシステムクロックパルスとカウントプリセット値(加算回数の設定値)とに基づき、アナログパルスの入力開始後、システムクロックパルスの立ち上がりか立ち下がりの早い方のタイミングでA/D変換を開始させるタイミングパルスを作成し、A/D変換器16、加算回路17に与える。このタイミングパルスに従って、A/D変換器16はA/D変換し、加算回路17では加算を行う。設定回数加算された結果はラッチ回路18を経てコンピュータ3に読み込まれる。加算回数は設定装置4から任意の値に変更できる。

請求項（抜粋）：

ランダムに入力されるアナログパルスを、システムクロックパルスに同期させて、A/D(アナログtoディジタル)変換手段で逐次A/D変換しながら、得られたディジタルデータを加算手段で所定回数加算して出力するディジタル積分回路において、(a)前記ディジタルデータの加算回数を任意に設定する加算回数設定手段と、(b)前記アナログパルスの入力開始後、前記システムクロックパルスの立ち上がりまたは立ち下がりのいずれか早い方のタイミングで前記A/D変換を開始させ、A/D変換開始以後、前記システムクロックパルスに同期させて逐次A/D変換させながら、得られたディジタルデータを加算させ、前記加算回数設定手段で設定された加算回数だけディジタルデータの加算が行われると前記A/D変換と前記ディジタルデータの加算とを終了させるタイミングパルスを前記A/D変換手段と前記加算手段に与えるタイミングパルス供給手段とを備えたことを特徴とするディジタル積分回路。

IPC (4件)：

G06F 7/64 ,  G01T 1/161 ,  G01T 1/17 ,  H03M 1/08