特許
J-GLOBAL ID：200903033837294810

平面表示装置用アレイ基板、及びその製造方法

発明者：
久保 明

久保 明 について

, 
樫本 美由紀

樫本 美由紀 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 蔦田 璋子 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-003291
公開番号（公開出願番号）：特開平11-202360
出願日： 1998年01月09日
公開日（公表日）： 1999年07月30日
要約：
【要約】【課題】 表示装置用アレイ基板、及びその製造方法において、画素電極(131)を構成するITO膜が、ソース電極(126b)の端縁(126c)上で段切れを起こすことがないものを提供する。【解決手段】各画素に配されるTFT部分において、ソース電極(126b)の画素電極側の端縁(126c)を円弧状に形成し、この上に形成されるコンタクトホール(129)の画素電極側の端縁(129c)が、この円弧状より少し外側に位置するようにする。
請求項（抜粋）：
基板上に配置される走査線と、この上に配置される第1及び第2絶縁膜、この上に配置される半導体膜、前記半導体膜に電気的に接続されるソース電極及びドレイン電極とを含む薄膜トランジスタと、前記ドレイン電極から導出されて前記走査線と略直交する信号線と、この信号線と前記ソース電極及びドレイン電極とを被覆する第3絶縁膜と、前記ソース電極の上面の一部が露出するように前記第3絶縁膜に設けられたソース電極用コンタクトホールと、このソース電極用コンタクトホールを覆う導電層を介して前記ソース電極と電気的に接続される画素電極とを備えた表示装置用アレイ基板において、前記ソース電極用コンタクトホールが、前記画素電極と接続する側における前記ソース電極の端縁を露出させるように形成され、前記端縁を直接被覆する部分の前記導電層を介して、前記ソース電極と前記画素電極とが接続されることを特徴とする表示装置用アレイ基板。
IPC (4件)：
G02F 1/136 500 ,  H01L 21/306 ,  H01L 29/786 ,  H01L 21/336
FI (5件)：
G02F 1/136 500 ,  H01L 21/306 F ,  H01L 29/78 616 S ,  H01L 29/78 616 V ,  H01L 29/78 616 K
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM