特許
J-GLOBAL ID：200903033841615353

半導体装置とその製造方法

発明者：
北島 裕一郎

北島 裕一郎 について


出願人/特許権者：
セイコーインスツル株式会社

セイコーインスツル株式会社 について


代理人 (1件)： 松下 義治
公報種別：公開公報
出願番号（国際出願番号）：特願2007-028297
公開番号（公開出願番号）：特開2008-192986
出願日： 2007年02月07日
公開日（公表日）： 2008年08月21日
要約：
【課題】 抵抗体とヒューズ素子が並列に接続された半導体装置において、平面的に抵抗体とヒューズ素子を配置することでチップ面積が増大してしまう。【解決手段】 ヒューズ素子を抵抗体の上部に積層し、ヒューズ素子のレーザによって切断される領域下における抵抗体が凹形状とすることで、小面積で抵抗体へのヒューズ素子切断時の損傷がなく、各素子間に生じる接触抵抗なども小さく、安定した半導体装置とその製造方法を提供することが可能となる。【選択図】 図2
請求項（抜粋）：
主表面を有する半導体基板と、 前記半導体基板の主表面に形成されたトレンチ領域と、 前記トレンチ領域内表面上および前記半導体基板表面上を覆う絶縁層と、 前記絶縁層上に形成され、前記トレンチ領域内から前記半導体基板の主表面上に延在するように形成された抵抗体と、 前記半導体基板の主表面と同じ高さ位置となるように、前記トレンチ領域内に埋め込まれた第一の酸化膜と、 前記第一の酸化膜上に形成され、前記抵抗体と重なるように形成されるヒューズ素子と、 前記ヒューズ素子、前記第一酸化膜および前記抵抗体を覆うように形成された第二の酸化膜と、 前記第二の酸化膜上に形成され、前記抵抗体および前記ヒューズ素子とプラグを介して電気的に接続する配線層とからなることを特徴とする半導体装置。
IPC (3件)：
H01L 21/822 ,  H01L 27/04 ,  H01L 21/82
FI (3件)：
H01L27/04 V ,  H01L21/82 F ,  H01L27/04 P
Fターム (15件)：
5F038AR09 ,  5F038AR17 ,  5F038AR25 ,  5F038AV03 ,  5F038AV15 ,  5F038EZ13 ,  5F038EZ15 ,  5F038EZ20 ,  5F064CC22 ,  5F064FF05 ,  5F064FF27 ,  5F064FF30 ,  5F064FF42 ,  5F064GG01 ,  5F064GG03
引用特許：
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM