特許

J-GLOBAL ID：200903033863989826

半導体記憶装置

発明者： 安部 渉
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願2001-000886
公開番号（公開出願番号）：特開2002-208282
出願日： 2001年01月09日
公開日（公表日）： 2002年07月26日
要約：

【要約】【課題】 I/O線のプリチャージ不足による誤動作を防ぐと共に低消費電力設計/タイミング設計を容易にする半導体記憶装置を提供することを目的とする。【解決手段】 メモリセル群列アドレス選択信号10を入力とし選択されたメモリセル群の列アドレスに応じて列アドレス選択信号11の活性化期間が変更される活性化期間制御回路15と、メモリセル群列アドレス選択信号10とリードアンプ制御信号14を入力とし選択されたメモリセル群に応じてI/O線初期化信号19のプリチャージ期間を変更する初期化期間制御回路16とを設け、選択するメモリセル群に応じてI/O線初期化信号と列アドレス選択信号の生成タイミング及びパルス幅を調整することで、I/O線のプリチャージ不足による誤動作を防ぐと共にI/O線の読み出し読み出し電位が必要以上に広がるのを抑えることで低消費電力設計/タイミング設計を容易にする。

請求項（抜粋）：

行アドレス信号を取り込んでメモリセル行アドレスデコード信号を生成する第1のデコード回路と、メモリセル群アドレス信号を取り込んでメモリセル群列アドレス選択信号を生成する第2のデコード回路と、列アドレス信号を取り込んで列アドレス選択信号を生成する第3のデコード回路と、複数のメモリセルをマトリクス状に配置したメモリセル群を単位としこれをアレイ状に配置したメモリセルアレイと、前記メモリセル行列アドレス選択信号と前記列アドレス選択信号とで選択された前記メモリセルアレイのメモリセルに接続されるビット線の変化を検出してデータを読み出すセンスアンプと、前記センスアンプに接続されたI/O線の微小電位差を検出し増幅するリードアンプと、データ読み出しが完了したI/O線ペアの電位をプリチャージするI/O線初期化回路と、前記メモリセル群列アドレス選択信号を入力とし選択されたメモリセル群に応じて前記リードアンプの活性タイミングが変更される制御信号発生回路と、メモリセル群列アドレス選択信号を入力とし選択されたメモリセル群の列アドレスに応じて前記列アドレス選択信号の活性化期間が変更される活性化期間制御回路と、前記メモリセル群列アドレス選択信号とリードアンプ制御信号を入力とし選択されたメモリセル群に応じて前記I/O線のプリチャージ期間が変更される初期化期間制御回路とを設けた半導体記憶装置。

IPC (4件)：

G11C 11/413 ,  G11C 11/41 ,  G11C 11/409 ,  G11C 11/407

FI (4件)：

G11C 11/34 301 A ,  G11C 11/34 M ,  G11C 11/34 354 R ,  G11C 11/34 354 D

Fターム (34件)：

5B015JJ01 ,  5B015JJ21 ,  5B015KB03 ,  5B015KB04 ,  5B015KB09 ,  5B015KB44 ,  5B015KB52 ,  5B015KB92 ,  5B015MM10 ,  5B015PP01 ,  5B015QQ18 ,  5M024AA20 ,  5M024AA36 ,  5M024AA40 ,  5M024BB08 ,  5M024BB17 ,  5M024BB18 ,  5M024BB40 ,  5M024CC99 ,  5M024DD13 ,  5M024DD17 ,  5M024DD30 ,  5M024DD62 ,  5M024DD63 ,  5M024DD72 ,  5M024DD80 ,  5M024DD90 ,  5M024GG01 ,  5M024GG20 ,  5M024HH01 ,  5M024PP01 ,  5M024PP02 ,  5M024PP03 ,  5M024PP07