特許
J-GLOBAL ID:200903033887300080

基板処理システム及び基板処理方法

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦 (外5名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-162482
公開番号(公開出願番号):特開2001-345241
出願日: 2000年05月31日
公開日(公表日): 2001年12月14日
要約:
【要約】【課題】システムのスループットを高める。【解決手段】未処理のウェハWをカセットから順次取り出し、複数の処理ユニットに順次搬送し、複数の処理ユニットにてウェハWを並行処理し、すべての処理が終了した処理済みのウェハWをカセットに順次戻す基板処理方法であって、少なくとも1ロット分に相当する複数のウェハWに対して設定された処理レシピに基づいて、該1ロット分の処理が終了する終了予測時間を算出及び表示し(S85)、この終了予測時間に基づいて、1ロット分に相当する複数の未処理ウェハWを収容したカセットCRを受け入れ、1ロット分に相当する複数の処理済みウェハWを収容したカセットCRを払い出す(S89)。
請求項(抜粋):
未処理の基板をカセットから順次取り出し、複数の処理ユニットに順次搬送し、複数の処理ユニットにて基板を処理し、すべての処理が終了した処理済みの基板をカセットに順次戻す基板処理システムであって、1ロット分に相当する複数の未処理基板を収容したカセットを受け入れ、1ロット分に相当する複数の処理済み基板を収容したカセットを払い出すロード/アンロード部と、基板に対して複数の処理を行う複数の処理ユニットを備えた処理部と、前記処理部内に配置され、前記ロード/アンロード部との間で基板を受け渡しし、前記処理ユニットに基板を次々に搬送する搬送手段と、各ロット毎に対応する処理条件を含む処理手順をそれぞれ設定する処理手順設定手段と、前記設定された処理手順に基づいて、1ロット分の処理タイミングを予測する終了予測時間を算出する演算処理手段と、前記演算処理手段により算出された終了予測時間を報知する報知手段とを具備してなることを特徴とする基板処理システム。
IPC (5件):
H01L 21/02 ,  B65G 49/06 ,  B65G 49/07 ,  H01L 21/027 ,  H01L 21/68
FI (5件):
H01L 21/02 Z ,  B65G 49/06 Z ,  B65G 49/07 C ,  H01L 21/68 A ,  H01L 21/30 562
Fターム (27件):
5F031CA02 ,  5F031CA05 ,  5F031DA01 ,  5F031FA01 ,  5F031FA07 ,  5F031FA11 ,  5F031FA12 ,  5F031FA15 ,  5F031GA47 ,  5F031GA48 ,  5F031GA49 ,  5F031JA01 ,  5F031JA22 ,  5F031JA43 ,  5F031JA45 ,  5F031JA46 ,  5F031MA02 ,  5F031MA03 ,  5F031MA24 ,  5F031MA26 ,  5F031MA30 ,  5F031NA03 ,  5F031NA16 ,  5F031NA17 ,  5F031PA03 ,  5F046AA28 ,  5F046DD01
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る