特許
J-GLOBAL ID：200903033893185101
半導体記憶装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平7-153555
公開番号（公開出願番号）：特開平9-008152
出願日： 1995年06月20日
公開日（公表日）： 1997年01月10日
要約：
【要約】【目的】製造時の熱処理に基づくゲ-ト酸化膜へのストレスを緩和でき、また層間絶縁膜の下層の酸化膜の信頼性を高くすることができ、さらに、層間絶縁膜のエッチ耐性の向上を図れ、層間絶縁膜の薄膜化を実現できる半導体記憶装置の製造方法を提供する。【構成】フロ-ティングゲ-ト50を単結晶シリコンによって形成する。また、層間絶縁膜6としてのONO膜の形成工程において、エッチ処理の前に、窒化膜(SiN)62のCVD後にRTPを行う。これにより、熱酸化処理によるグレイン成長を抑制でき、ゲ-ト酸化膜4へのストレスを緩和できる。また、層間絶縁膜6となるONO膜の下層の酸化膜61の信頼性を高めることができ、さらに、窒化膜62のエッチ耐性を向上させることができる。
請求項（抜粋）：
基板上にゲ-ト絶縁膜、フロ-ティングゲ-ト、少なくとも第1の酸化膜、窒化膜、第2の酸化膜の3層構造を有する層間絶縁膜およびコントロ-ルゲ-トが表記順に形成され、上記層間絶縁膜は少なくとも熱処理を含む工程により形成される半導体記憶装置の製造方法であって、上記フロ-ティングゲ-トが単結晶シリコンによって形成される半導体記憶装置の製造方法。
IPC (3件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
