特許

J-GLOBAL ID：200903033898637213

半導体装置及びその製造方法

発明者： 那須 雅明
出願人/特許権者： シャープ株式会社
代理人 (1件)： 小池 隆彌
公報種別：公開公報
出願番号（国際出願番号）：特願平10-176769
公開番号（公開出願番号）：特開2000-012688
出願日： 1998年06月24日
公開日（公表日）： 2000年01月14日
要約：

【要約】【課題】 デバイスの高集積化に伴い配線の信頼性が大きな問題となっており、本発明は実際に電流が流れることにより断線を引き起こす現象として知られているEM(エレクトロマイグレーション)を解決するものである。【解決手段】 本発明は、下層配線層とその上の層間絶縁膜に設けられたビアホールで接続された上層配線Bを含む多層配線の半導体装置において、実際のビアホール11付近に上層配線Bのパターンに沿って、深さが下層配線Aに届かない程度に1個もしくは複数個のダミーのホール10を形成し、上層配線Bの一部を上記ダミーのホール10に埋め込んで上層配線Bを形成してなることを特徴とする半導体装置である。

請求項（抜粋）：

下層配線層とその上の層間絶縁膜に設けられたビアホールで接続された上層配線を含む多層配線の半導体装置において、実際のビアホール付近に上層配線のパターンに沿って、深さが下層配線に届かない程度に1個もしくは複数個のダミーのホールを形成し、上層配線の一部を上記ダミーのホールに埋め込んで上層配線を形成してなることを特徴とする半導体装置。

IPC (2件)：

H01L 21/768 ,  H01L 21/3205

FI (3件)：

H01L 21/90 B ,  H01L 21/88 N ,  H01L 21/88 R

Fターム (20件)：

5F033AA04 ,  5F033AA13 ,  5F033AA29 ,  5F033BA12 ,  5F033BA15 ,  5F033BA17 ,  5F033BA25 ,  5F033BA38 ,  5F033BA43 ,  5F033CA09 ,  5F033DA06 ,  5F033DA08 ,  5F033DA15 ,  5F033DA35 ,  5F033DA36 ,  5F033DA38 ,  5F033EA03 ,  5F033EA19 ,  5F033EA25 ,  5F033EA27