特許

J-GLOBAL ID：200903033915400311

FIFO回路

発明者： 彦坂 貴弘
出願人/特許権者： 富士通株式会社
代理人 (1件)： 京谷 四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平4-180063
公開番号（公開出願番号）：特開平6-028840
出願日： 1992年07月07日
公開日（公表日）： 1994年02月04日
要約：

【要約】【目的】 データの書き込み、読みだしを誤動作することなく確実に行うことかできる回路構成の簡単なFIFO回路を提供すること。【構成】 ライト・クロックWRが入力されると、ライト・データWDATA はライト・ポインタ1が示すメモリ6のアドレスに書き込まれ、ライト・ポインタ1はインクリメントされる。メモリ6がフル状態になると、フル/エンプティ・フラグ作成回路8の出力により、ライト・ポインタ1の出力は1減算されライト・データは最新のデータにオーバー・ライトされる。リード・クロックRDが入力されると、セレクタ7はリード・ポインタ2が示すメモリ6のアドレスからデータを出力し、リード・ポインタ2はインクリメントされる。メモリ6がエンプティ状態になると、リード・ポインタ2の出力は1減算され、セレクタ7は前回読み出したデータをメモリ6から読み出す。

請求項（抜粋）：

複数のデータを記憶するメモリ(6) と、メモリがフル状態でない場合、メモリへのデータの書き込みが完了したとき1インクリメントするライト・ポインタとメモリがエンプティ状態でない場合、メモリからデータの読みだしが完了したときに1インクリメントするリード・ポインタと、ライト・ポインタとリード・ポインタのカウント値に基づきメモリのフル状態およびメモリのエンプティ状態を検出するフル/エンプティ・フラグ作成回路と、フル/エンプティ・フラグ作成回路がフル状態を検出していないとき、ライト・ポインタのカウント値をデコードしてメモリの書き込むべきアドレスへライト・イネーブル信号を出力し、フル/エンプティ・フラグ作成回路がフル状態を検出しているとき、ライト・ポインタのカウント値から1減算した出力をデコードしてメモリの書き込むべきアドレスへライト・イネーブル信号を出力するライト・ポインタ・デコーダと、フル/エンプティ・フラグ作成回路がエンプティ状態を検出していないとき、リード・ポインタのカウント値に基づきメモリから読みだすアドレスを選択し、フル/エンプティ・フラグ作成回路がエンプティ状態を検出しているとき、リード・ポインタのカウント値から1減算した値に基づきメモリから読みだすアドレスを選択するセレクタとを備えたFIFO回路。