特許

J-GLOBAL ID：200903033917681458

多結晶シリコン薄膜トランジスタの製造方法

発明者： 河 村 真 一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-224585
公開番号（公開出願番号）：特開2000-058843
出願日： 1998年08月07日
公開日（公表日）： 2000年02月25日
要約：

【要約】【課題】 半導体活性層とゲート電極との間でショートが発生するのを回避しつつ、製造過程における必要なマスク数の削減を図る。【解決手段】 ガラス基板21上に絶縁性薄膜22と非晶質シリコン薄膜23を形成する。次に、非晶質シリコン薄膜23に開孔を形成するとともに、この開孔部分における絶縁性薄膜22に凹部25を形成する。続いて、この上に多結晶シリコン薄膜27を形成し、裏面露光により自己整合的にパターニングして、凹部25に多結晶シリコン薄膜27を残存させて、半導体活性層30を形成する。このように凹部25を形成し、かつ、半導体活性層30を自己整合的に形成することにより、半導体活性層30とゲート電極32との間でショートが発生するのを回避しつつ、必要なマスク数の削減を図る。

請求項（抜粋）：

透明基板上に凹部を形成する工程と、半導体活性層形成用薄膜を前記凹部に対して自己整合的にパターニングして前記凹部に半導体活性層を形成する工程と、前記半導体活性層上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上にゲート電極を形成する工程と、を備えることを特徴とする多結晶シリコン薄膜トランジスタの製造方法。

IPC (3件)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500

FI (3件)：

H01L 29/78 627 A ,  G02F 1/136 500 ,  H01L 29/78 627 G

Fターム (29件)：

2H092JA25 ,  2H092JA29 ,  2H092JA38 ,  2H092JA42 ,  2H092JB13 ,  2H092JB23 ,  2H092JB32 ,  2H092JB54 ,  2H092JB58 ,  2H092JB63 ,  2H092JB69 ,  2H092KA04 ,  2H092KA07 ,  2H092KA24 ,  2H092MA05 ,  2H092MA08 ,  2H092MA13 ,  2H092MA17 ,  2H092MA27 ,  2H092MA30 ,  2H092MA34 ,  2H092MA35 ,  2H092MA37 ,  2H092MA41 ,  2H092NA19 ,  2H092NA22 ,  2H092NA25 ,  2H092PA01 ,  2H092PA06