特許
J-GLOBAL ID：200903033920845062
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-071975
公開番号（公開出願番号）：特開平5-274866
出願日： 1992年03月30日
公開日（公表日）： 1993年10月22日
要約：
【要約】【目的】ウェハー状態で不良のスクリーニングを行うための電圧ストレス試験用パッドを設ける場合に、チップ面積の増大を極力抑制し、製造コストの上昇を抑制し得る半導体装置を提供する。【構成】半導体チップ40上に集積回路44と共に設けられ、上記半導体チップのパッケージングに際して複数種類のパッケージに対応し得るように配置されたパッド1〜35群と、このパッド群のうちで上記半導体チップのパッケージングに際して使用されるパッド群と上記集積回路とを電気的に接続するための配線45と、前記パッド群のうちで上記集積回路に電圧ストレス試験用の電圧あるいは信号を供給するために割り当てられ、上記半導体チップのパッケージングに際しては使用されない少なくとも1個の電圧ストレス試験用パッドと上記集積回路とを電気的に接続するための配線46とを具備することを特徴とする。
請求項（抜粋）：
半導体チップ上に形成された集積回路と、上記半導体チップ上に設けられ、上記半導体チップのパッケージングに際して複数種類のパッケージに対応し得るように配置されたパッド群と、このパッド群のうちで上記半導体チップのパッケージングに際して使用されるパッド群と上記集積回路とを電気的に接続するための配線と、前記パッド群のうちで上記集積回路に電圧ストレス試験用の電圧あるいは信号を供給するために割り当てられ、上記半導体チップのパッケージングに際しては使用されない少なくとも1個の電圧ストレス試験用パッドと上記集積回路とを電気的に接続するための接続手段とを具備することを特徴とする半導体装置。
IPC (3件)：
G11C 11/401
, G11C 11/413
, G11C 29/00 303
G11C 11/34 371 A
, G11C 11/34 341 D
