特許
J-GLOBAL ID：200903033936692401
基準遅延発生装置及びこれを用いた電子装置
発明者：
出願人/特許権者：
代理人 (1件)：
伊東 忠彦 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-238421
公開番号（公開出願番号）：特開平5-003423
出願日： 1991年09月18日
公開日（公表日）： 1993年01月08日
要約：
【要約】【目的】 非同期動作でき、高安定、高精度な遅延を与えることができる基準遅延発生装置を提供することを目的とする。【構成】 縦続接続された可変遅延時間を有する複数の遅延素子(E)を有し、基準クロック(ECK)を受けて、これを遅延させた遅延クロック(DCK)を出力する遅延ユニットと、前記基準クロックと前記遅延クロックとの位相差を検出し、この位相差を90°の整数倍に設定する制御信号を生成して前記複数の遅延素子に出力する制御手段(PDD,CT;PLL)とを設けて構成する。
請求項（抜粋）：
縦続接続された可変遅延時間を有する複数の遅延素子(E)を有し、基準クロック(ECK)を受けて、これを遅延させた遅延クロック(DCK)を出力する遅延ユニットと、前記基準クロックと前記遅延クロックとの位相差を検出し、この位相差を90°の整数倍に設定する制御信号を生成して前記複数の遅延素子に出力する制御手段(PDD,CT;PLL)とを有することを特徴とする基準遅延発生装置。
引用特許：
前のページに戻る
