薄膜半導体素子とその製造方法及び液晶表示装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：岩橋文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-190898
公開番号（公開出願番号）：特開2002-009298
出願日： 2000年06月26日
公開日（公表日）： 2002年01月11日
要約：

【要約】【課題】ゲート電極がMoW合金電極の場合に生じる薄膜半導体素子の信頼性試験での信頼性劣化を防止する。【解決手段】ゲート電極がモリブデンMoとタングステンWの合金を主導体とし、かつゲート絶縁膜と接触する表面側にタンタルTa、チタンTi、ジルコニウムZrから選ばれた1種又は複数種から成る金属膜、或いは前記金属膜の窒化膜を設けることにより、ゲート絶縁膜SiO2中の水分によるゲート絶縁膜とMoW合金電極との界面で起こるタングステンWの酸化を防止して、ゲート絶縁膜中での固定電荷の発生を抑制し、信頼性の高い薄膜半導体素子を提供する。

請求項（抜粋）：

絶縁性基板上に形成した多結晶シリコンから成る半導体薄膜とゲート絶縁膜、ゲート電極を少なくとも有する薄膜半導体素子に於いて、前記ゲート電極がモリブデンMoとタングステンWの合金を主導体とし、かつ前記ゲート絶縁膜と接触する表面側にタンタルTa、チタンTi、ジルコニウムZrから選ばれた1種又は複数種から成る金属膜、或いは前記金属膜の窒化膜で構成される中間層を設けたことを特徴とする薄膜半導体素子。

IPC (3件)：

H01L 29/786 , G02F 1/1368 , H01L 21/28 301

FI (4件)：

H01L 21/28 301 R , H01L 29/78 617 L , G02F 1/136 500 , H01L 29/78 617 M

Fターム (103件)：

2H092JA25 , 2H092JA29 , 2H092JA33 , 2H092JA35 , 2H092JA38 , 2H092JA42 , 2H092JA43 , 2H092JA44 , 2H092JA46 , 2H092JB13 , 2H092JB23 , 2H092JB27 , 2H092JB32 , 2H092JB33 , 2H092JB36 , 2H092JB38 , 2H092JB51 , 2H092JB57 , 2H092JB63 , 2H092JB69 , 2H092KA04 , 2H092KA07 , 2H092KA12 , 2H092KA16 , 2H092KA18 , 2H092KB14 , 2H092KB22 , 2H092MA05 , 2H092MA08 , 2H092MA14 , 2H092MA15 , 2H092MA16 , 2H092MA17 , 2H092MA18 , 2H092MA19 , 2H092MA27 , 2H092MA30 , 2H092MA35 , 2H092MA41 , 2H092NA11 , 2H092NA25 , 2H092NA27 , 4M104AA10 , 4M104BB01 , 4M104BB02 , 4M104BB14 , 4M104BB16 , 4M104BB17 , 4M104BB36 , 4M104CC05 , 4M104DD37 , 4M104DD65 , 4M104FF13 , 4M104GG20 , 4M104HH20 , 5F110AA14 , 5F110BB02 , 5F110BB10 , 5F110CC02 , 5F110DD02 , 5F110DD13 , 5F110EE01 , 5F110EE04 , 5F110EE06 , 5F110EE14 , 5F110EE15 , 5F110EE44 , 5F110FF02 , 5F110FF30 , 5F110GG01 , 5F110GG02 , 5F110GG04 , 5F110GG13 , 5F110GG14 , 5F110GG15 , 5F110GG42 , 5F110GG43 , 5F110GG45 , 5F110GG47 , 5F110GG48 , 5F110HJ01 , 5F110HJ12 , 5F110HJ18 , 5F110HJ23 , 5F110HL03 , 5F110HL04 , 5F110HL07 , 5F110HL08 , 5F110HL11 , 5F110HM15 , 5F110NN03 , 5F110NN04 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN35 , 5F110NN72 , 5F110PP01 , 5F110PP03 , 5F110PP04 , 5F110PP35 , 5F110QQ04 , 5F110QQ11

前のページに戻る