特許
J-GLOBAL ID：200903033952366514
集積回路素子
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-334317
公開番号（公開出願番号）：特開平11-168178
出願日： 1997年12月04日
公開日（公表日）： 1999年06月22日
要約：
【要約】【課題】 複数個のマルチフィンガーFETの配置において、信号の線路長の差分が極力小さいレイアウトを行うことにより、特性の偏差の小さいアナログ集積回路素子を実現することを目的とする。【解決手段】 ソース・ゲート・ドレイン電極から成る単位FETを互いに並行でしかも交互に配列したマルチフインガータイプの電界効果トランジスタ(以下マルチフィンガーFET)が複数個存在している集積回路において、すべての単位FETは並行に同列に配列され、隣り合う単位FETまたは単位セルは、異なるマルチフィンガーFETを構成するものであり、さらにその配置順序は、マルチフィンガーFETの順序を規則的に繰り返すようにする。
請求項（抜粋）：
複数のマルチフィンガーFETが基板上に設けられた集積回路素子であって、互いに略並列に配置された複数の単位FETからなる少なくとも一列のFET列が前記基板上に形成され、前記FET列において選択された複数の前記単位FETのソース、ゲート、及びドレインのそれぞれが共通接続されて前記複数のマルチフィンガーFETのそれぞれを構成し、前記FET列において隣接する前記単位FETは、異なるマルチフィンガーFETに属するものとして構成されていることを特徴とする集積回路素子。
IPC (2件)：
FI (2件)：
H01L 27/04 A
, H01L 27/04 D
