特許

J-GLOBAL ID：200903033964428639

半導体装置の製造方法

発明者： 清水 昭博 ,  大湯 静憲 ,  大木 長斗司 ,  石田 浩 ,  山中 俊明 ,  橋本 孝司
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-307729
公開番号（公開出願番号）：特開平7-161988
出願日： 1993年12月08日
公開日（公表日）： 1995年06月23日
要約：

【要約】【目的】 MIS型電界効果トランジスタの浅接合ソース、ドレインを効率良く形成し、かつゲート絶縁耐圧の劣化のない製造方法を提供する。【構成】 本発明の製造方法は、ゲート電極3のパターニング後に該ソース、ドレイン領域5の形成のための不純物を導入する工程(図1(a))と、その後に該導入不純物の最初の活性化を兼ねた、急速加熱冷却法による高温短時間の薄膜絶縁膜形成工程(図1(b))とを含む。【効果】 絶縁膜(6)の形成温度を高くできるため、半導体表面不純物濃度によらない均一な膜厚の絶縁薄膜を形成でき、かつソース、ドレインの浅接合化と高効率活性化を全て同時に実現できる。

請求項（抜粋）：

半導体基板に設けられたソース領域とドレイン領域と、上記ソース領域と上記ドレイン領域との間のチャネルに電界効果を及ぼすゲート電極とを具備してなる絶縁ゲート型電界効果トランジスタを有する半導体装置の製造方法において、上記ゲート電極加工後に上記ソース領域、上記ドレイン領域の形成のための不純物を導入する工程と、続いて、上記導入不純物の最初の活性化熱処理を兼ねた、急速加熱冷却法よる高温短時間で薄膜絶縁膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/265 ,  H01L 29/43

FI (3件)：

H01L 29/78 301 P ,  H01L 21/265 A ,  H01L 29/62 G